一种半导体器件的制造方法技术

本发明专利技术提供一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底包括NMOS区和PMOS区；在所述半导体衬底上依次形成一氧化物层和一多晶硅层；去除所述PMOS区上的多晶硅层；在所述半导体衬底上形成一非晶态的碲化锗层；形成所述PMOS区的伪栅极结构；形成所述NMOS区的伪栅极结构；在所述伪栅极结构的两侧形成侧壁结构；在所述半导体衬底上形成一应力材料层，以覆盖所述伪栅极结构，并执行一退火过程；去除所述应力材料层；去除所述伪栅极结构，在所述侧壁结构之间形成栅沟槽。根据本发明专利技术，不需针对所述NMOS区和所述PMOS区分别实施应力记忆技术，从而省去了形成掩膜和去除掩膜的工序，缩短生产时间，降低制造成本。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，具体而言涉及一种用于高k-金属栅工艺的应力记忆技术(SMT)的实施方法。
技术介绍
对于65nm以下节点的半导体制造工艺而言，应力记忆技术是提升NMOS的性能所经常采用的方法。该技术是通过使NMOS的多晶硅栅极重新晶态化来改善NMOS的性能的，所述多晶硅栅极重新晶态化的机制如下:在所述多晶硅栅极两侧的半导体衬底中实施离子注入以形成未激活的源/漏区时，所述多晶硅栅极非晶态化；在所述半导体衬底上形成覆盖所述多晶硅栅极到的应力记忆材料层之后实施退火时，所述未激活的源/漏区被激活，同时，所述多晶硅栅极重新晶态化。在所述多晶硅栅极重新晶态化的过程中，由于所述应力记忆材料层的阻挡，所述多晶硅栅极的体积的扩张受到抑制，从而将所述应力记忆材料层的应力转移到所述半导体衬底中的沟道区，对所述沟道区施加拉应力以提高所述沟道区的载流子迁移率。对于CMOS而言，在对其NMOS部分施加上述应力记忆技术之前，需要形成一掩膜以遮挡其PMOS部分，以避免造成所述PMOS部分的沟道区的载流子迁移率的下降。在实施上述应力记忆技术之后，需要将所述掩膜去除，在去除所述掩膜的过程中，会对本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：a)提供半导体衬底，所述半导体衬底包括NMOS区和PMOS区；b)在所述半导体衬底上依次形成一氧化物层和一多晶硅层；c)去除所述PMOS区上的多晶硅层；d)在所述半导体衬底上形成一非晶态的碲化锗层；e)形成所述PMOS区的伪栅极结构；f)形成所述NMOS区的伪栅极结构；g)在所述伪栅极结构的两侧形成侧壁结构；h)在所述半导体衬底上形成一应力材料层，以覆盖所述伪栅极结构，并执行一退火过程；i)去除所述应力材料层；j)去除所述伪栅极结构，在所述侧壁结构之间形成栅沟槽。

【技术特征摘要】
1.一种半导体器件的制造方法，包括: a)提供半导体衬底，所述半导体衬底包括NMOS区和PMOS区； b)在所述半导体衬底上依次形成一氧化物层和一多晶硅层； c)去除所述PMOS区上的多晶硅层； d)在所述半导体衬底上形成一非晶态的碲化锗层； e)形成所述PMOS区的伪栅极结构； f)形成所述NMOS区的伪栅极结构； g)在所述伪栅极结构的两侧形成侧壁结构； h)在所述半导体衬底上形成一应力材料层，以覆盖所述伪栅极结构，并执行一退火过程; i)去除所述应力材料层； j)去除所述伪栅极结构，在所述侧壁结构之间形成栅沟槽。2.根据权利要求1所述的方法，其特征在于，采用氧化和化学气相沉积工艺实施所述步骤b)。3.根据权利要求1所述的方法，其特征在于，所述步骤c)包括:先形成一图案化的光刻胶层以遮蔽所述NMOS区上的多晶硅层；再采用干法蚀刻工艺去除未被所述图案化的光刻胶层所遮蔽的所述PMOS区上的多晶硅层；最后，采用灰化工艺去除所述图案化的光刻胶层。4.根据权利要求1所述的方法，其特征在于，采用物理气相沉积工艺或原子层沉积工艺形成所述非晶态的碲化锗层。5.根据权利要求1所述的方法，其特征在于，所述步骤e)包括:先形成一图案化的光刻胶层以遮蔽所述PMOS区上的非晶态的碲化锗层的中部；再采用干法蚀刻工艺去除未被所述图案化的光刻胶层所遮蔽的非晶态的碲化锗层的其余部分和所述PMOS区上的氧化物层的其余部分；最后，采用灰化工艺去除所述图案化的光刻胶层。6.根据权利要求1所述的方法，其特征在于，所述步骤f)包括:先形成一图案化的光刻胶层以遮蔽所述NMOS区上的多晶硅层的中部和所述...

【专利技术属性】
技术研发人员：邓浩，张彬，向阳辉，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：