一种半导体结构的制造方法技术

本发明专利技术提供了一种半导体结构的制造方法，该方法包括以下步骤：a）提供SOI衬底，在所述SOI衬底上形成栅极堆叠；b）对源区和漏区进行非晶化注入，其中源区非晶化注入中的工艺温度高于漏区非晶化注入中的工艺温度；c）进行源/漏区掺杂；d）退火，激活杂质，并使源/漏区的非晶化区域重结晶。步骤b）的源区非晶化注入中，工艺温度高于50℃，并且漏区非晶化注入中，工艺温度低于-30℃。本发明专利技术通过在源区下方产生缺陷，为体区积累的电荷提供泄放通道，减小浮体效应的影响，提高器件的可靠性。

【技术实现步骤摘要】
【专利摘要】本专利技术提供了，该方法包括以下步骤：a）提供SOI衬底，在所述SOI衬底上形成栅极堆叠；b）对源区和漏区进行非晶化注入，其中源区非晶化注入中的工艺温度高于漏区非晶化注入中的工艺温度；c）进行源/漏区掺杂；d）退火，激活杂质，并使源/漏区的非晶化区域重结晶。步骤b）的源区非晶化注入中，工艺温度高于50℃，并且漏区非晶化注入中，工艺温度低于-30℃。本专利技术通过在源区下方产生缺陷，为体区积累的电荷提供泄放通道，减小浮体效应的影响，提高器件的可靠性。【专利说明】
本专利技术涉及半导体制造领域，尤其涉及。
技术介绍
为了提高集成电路芯片的性能和集成度，器件特征尺寸按照摩尔定律不断缩小，目前已经进入纳米尺度。随着器件体积的缩小，功耗与漏电流成为最关注的问题。采用绝缘体上硅SOI (Silicon on Insulator)制备的CMOS器件具有高速、低功耗、高集成度、抗辐照和无自锁效应等许多优点，已成为深亚微米及纳米级MOS器件的优选结构。根据体区是否耗尽，SOI器件分为部分耗尽和全耗尽两种类型。一般来说，全耗尽SOI器件的顶层硅膜比较薄，而且阈值电压不容易控制。因此，本文档来自技高网...

【技术保护点】
一种半导体结构的制造方法，该方法包括以下步骤：a）提供SOI衬底，在所述SOI衬底上形成栅极堆叠；b）对源区和漏区进行非晶化注入，其中源区非晶化注入中的工艺温度高于漏区非晶化注入中的工艺温度；c）进行源/漏区掺杂；d）退火，激活杂质，并使源/漏区的非晶化区域重结晶。

【技术特征摘要】

【专利技术属性】
技术研发人员：尹海洲，朱慧珑，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11