用于多栅极晶体管的装置和方法制造方法及图纸

本发明专利技术公开了用于多栅极晶体管的装置和装置，其中，该装置包括具有第一晶体取向的衬底和有源区域，有源区域的上部具有第二晶体取向并且有源区域的上部在两侧被栅极结构环绕。该装置还包括被隔离区域围绕的沟槽，有源区域的上部位于隔离区域的顶面之上。

【技术实现步骤摘要】
用于多栅极晶体管的装置和方法
本专利技术总的来说涉及半导体领域，更具体地，涉及用于多栅极晶体管的装置和方法。
技术介绍
随着技术发展，针对高密度集成电路按比例缩小了半导体工艺节点。结果，由于缩小半导体工艺节点(例如，朝着亚20nm节点缩小工艺节点)而改善了集成电路的形状因数。随着半导体器件按比例缩小，需要新技术来将电子部件的性能一代代维持。例如，对于高密度和高速集成电路，期望通过高载流子迁移率材料(例如，III-V材料、锗等)形成的晶体管。锗和硅是周期表中的IV族元素。与硅相比，锗具有更高的载流子和空穴迁移率。锗更高的载流子和空穴迁移率可实现更好的器件电性能。例如，硅的晶格电子迁移率是1417cm2/V-sec。相比之下，锗的晶格电子迁移率是3900cm2/V-sec。锗的电子迁移率是硅的电子迁移率的约2.75倍以上。锗的这种高电子迁移率实现更高的驱动电流和更小的栅极延时。应该注意，一些III-V族材料可用于替代硅，因为一些III-V族材料可具有比锗和硅高很多的迁移率。基于锗的晶体管的另一有利特征是锗具有较小的带隙。更具体地，与硅的1.2eV相比，锗的带隙大约为0.6eV。这种较小的带隙有助于减小基于锗的晶体管的阈值电压。与硅相比，锗具有各种优点。然而，在半导体行业中硅晶片占主导地位，因为锗晶片的成本非常高。一种广为接受的制造基于锗的晶体管的解决方法是通过外延生长工艺在硅衬底上生长锗有源区域。在硅衬底上生长锗层通常被称为锗硅异质外延生长。锗的晶格常数比硅的晶格常数大约4.2％。当锗层在硅衬底上生长时，锗层被压缩以适合硅衬底的晶格间距。在锗层生长超出临界厚度之后，可通过形成各种穿透位错(threadingdislocation)来缓减应力。这种穿透位错是缺陷，其会降低基于锗的晶体管的电性能。
技术实现思路
根据本专利技术的一个方面，提供了一种装置，包括：衬底，具有第一晶体取向；有源区域，形成在衬底的上方，有源区域的上部具有第二晶体取向，并且有源区域的所述上部在两侧被栅极结构所环绕；以及沟槽，形成在衬底中并被隔离区域围绕，其中，有源区域的上部位于隔离区域的顶面上方。优选地，衬底具有<001>晶体取向；以及有源区域的上部具有<111>晶体取向。优选地，衬底由硅形成；以及有源区域由锗形成。优选地，有源区域包括：第一部分，由第一半导体材料形成；第二部分，由第二半导体材料形成，第二部分形成在第一部分的上方；以及第三部分，由第三半导体材料形成，第三部分形成在第二部分的上方。优选地，第一半导体材料、第二半导体材料和第三半导体材料从包括IV族、III-V族和II-VI族半导体材料的组中进行选择。优选地，有源区域的上部的截面形状是三角形。优选地，该装置还包括：栅极介电层，形成在栅极结构和有源区域的上部之间。根据本专利技术的另一方面，提供了一种器件，包括：衬底，具有<001>晶体取向，衬底由第一半导体材料形成；多个隔离区域，形成在衬底上方，两个相邻的隔离区域在衬底中形成沟槽；沟道区域，形成在衬底上方并连接在第一漏极/源极区域和第二漏极/源极区域之间，沟道区域由第二半导体材料形成，沟道区域的截面形状为三角形，并且沟道区域具有<111>晶体取向；以及栅电极，在两侧环绕沟道区域。优选地，沟道区域位于隔离区域的顶面的上方。优选地，第二半导体材料的晶格常数大于第一半导体材料的晶格常数。优选地，该器件还包括：半导体区域，形成在沟槽中，半导体区域连接在衬底和沟道区域之间。优选地，半导体区域包括：第一层，由第三半导体材料形成；以及第二层，由第四半导体材料形成，第二层形成在第一半导体的上方。优选地，第三半导体材料和第四半导体材料从包括IV族、III-V族和II-VI族半导体材料的组中进行选择。根据本专利技术的又一方面，提供了一种方法，包括：提供具有第一晶体取向的衬底，衬底由第一半导体材料形成；蚀刻掉衬底的一部分以形成位于两个相邻隔离区域之间的沟槽；通过外延生长工艺在衬底之上的沟槽中生长半导体区域，半导体区域的上部的截面形状为三角形并且具有第二晶体取向；以及在半导体区域的至少两侧上形成栅极结构。优选地，该方法还包括：过度生长半导体区域，使得半导体区域的上部位于隔离区域的顶面上方。优选地，该方法还包括：蚀刻掉隔离区域的上部，使得半导体区域的上部位于隔离区域的顶面之上。优选地，该方法还包括：在衬底的上方生长第二半导体材料的第一半导体层；在第一半导体层的上方生长第三半导体材料的第二半导体层；以及在第二半导体层的上方生长第四半导体材料的第三半导体层。优选地，该方法还包括：在半导体区域的上方沉积栅极介电层。优选地，半导体区域的晶格常数大于衬底的晶格常数。优选地，第一晶体取向为<001>；以及第二晶体取向为<111>。附图说明为了更加完整地理解本公开以及优点，现在结合附图作为参考进行以下描述，其中：图1示出了根据实施例的半导体器件有源区域的立体图；图2示出了根据实施例的多栅极晶体管的截面图；图3示出了根据实施例的具有第一晶体取向的衬底的半导体器件；图4示出了根据实施例的图3所示半导体器件在衬底中形成开口之后的截面图；图5示出了根据实施例的图4所示半导体器件在衬底之上的开口中生长半导体区域之后的截面图；图6示出了根据实施例的向绝缘区的顶面施加蚀刻工艺之后的图5所示半导体器件；图7示出了根据另一实施例的图4所示半导体器件在衬底之上的开口中生长半导体层之后的截面图；图8-图15示出了根据另一实施例的制造图1所示有源区域的中间步骤；以及图16-图21示出了根据又一实施例的制造图1所示有源区域的中间步骤。除非另有指明，否则不同图中对应的数字和符号通常代表对应部件。绘制图是为了清楚说明各个实施例的相关内容且无需按比例绘制。具体实施方式以下详细讨论本公开实施例的制造和使用。然而，应该理解，本公开提供了许多可以在各种具体环境中具体化的可应用专利技术概念。所讨论的具体实施例仅仅说明本公开制造和使用的具体方式，但不限制本公开的范围。参照具体情况的实施例(即，基于锗的多栅极晶体管)描述本专利技术。然而，本公开的实施例还可应用于由IV族元素、III-V族化合物以及II-VI族化合物形成的各种晶体管。在下文中，将参照附图详细说明各个实施例。图1示出了根据实施例的半导体器件有源区域的立体图。半导体器件100包括隔离区域102和有源区域104。有源区域104可被划分为两部分。有源区域104的底部被隔离区域102围绕。有源区域104的上部位于隔离区域102的顶面之上。更具体地，有源区域104的上部具有<111>晶体取向。有源区域104可以由从包括IV族元素、III-V族化合物以及II-VI族化合物的组中所选择的半导体材料形成。应该注意，虽然图1示出了可由单一半导体材料形成的有源区域104，但是也可通过多个堆叠在一起的半导体层来形成有源区域104，其中每一个堆叠的半导体层都可由不同半导体材料形成，诸如IV族元素、III-V族化合物以及II-VI族化合物。以下将参照图3-21描述有源区域104的详细形成工艺。图2示出了根据实施例的多栅极晶体管的截面图。多栅极晶体管200包括有源区域206，其与图1所示的有源区域类似。从衬本文档来自技高网...

【技术保护点】
一种装置，包括：衬底，具有第一晶体取向；有源区域，形成在所述衬底的上方，其中：所述有源区域的上部具有第二晶体取向；并且所述有源区域的所述上部在两侧被栅极结构所环绕；以及沟槽，形成在所述衬底中并被隔离区域围绕，其中：所述有源区域的所述上部位于所述隔离区域的顶面上方。

【技术特征摘要】
2012.08.24 US 13/594,5791.一种用于多栅极晶体管的装置，包括：衬底，具有第一晶体取向；有源区域，形成在所述衬底的上方，其中：所述有源区域的上部具有第二晶体取向；并且所述有源区域的所述上部在两侧被栅极结构所环绕；以及沟槽，形成在所述衬底中并被隔离区域围绕，其中：所述有源区域的所述上部位于所述隔离区域的顶面上方，所述有源区域的底部区域形成在所述沟槽中并且由与所述衬底不同的材料形成，穿透位错被限制在所述底部区域中，所述上部的底面与所述隔离区域的顶面齐平。2.根据权利要求1所述的装置，其中：所述衬底具有<001>晶体取向；以及所述有源区域的上部具有<111>晶体取向。3.根据权利要求1所述的装置，其中：所述衬底由硅形成；以及所述有源区域由锗形成。4.根据权利要求1所述的装置，其中，所述有源区域包括：第一部分，由第一半导体材料形成；第二部分，由第二半导体材料形成，所述第二部分形成在所述第一部分的上方；以及第三部分，由第三半导体材料形成，所述第三部分形成在所述第二部分的上方。5.根据权利要求4所述的装置，其中：所述第一半导体材料、所述第二半导体材料和所述第三半导体材料从包括IV族、III-V族和II-VI族半导体材料的组中进行选择。6.根据权利要求1所述的装置，其中，所述有源区域的所述上部的截面形状是三角形。7.根据权利要求1所述的装置，还包括：栅极介电层，形成在所述栅极结构和所述有源区域的所述上部之间。8.一种用于多栅极晶体管的器件，包括：衬底，具有<001>晶体取向，所述衬底由第一半导体材料形成；多个隔离区域，形成在所述衬底上方，两个相邻的隔离区域在所述衬底中形成沟槽；底部区域，形成在所述沟槽中并且由与所述衬底不同的材料形成，穿透位错被限制在所述底部区域中；沟道区域，形成在所述衬底上方并连接在第一漏极/源极区域和第二漏极/源极区域之间，其中：所述沟道区域由第二半导体材料形成；所述沟道区域的截面形状为三角形，所述沟道区域的底面与所述隔离区域的顶面齐平；并且所述沟道区域具有<111>晶体取向；以及栅电极，...

【专利技术属性】
技术研发人员：乔治斯·威廉提斯，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：