硅衬底及其制造方法和外延结构及其制造方法技术

本发明专利技术公开了硅衬底及其制造方法和外延结构及其制造方法。通过形成裂纹减少部可以减少硅衬底中的裂纹的形成和传播。该硅衬底包括硅主体部和形成在硅主体部周围的硅边缘部。裂纹减少部形成在硅衬底的硅边缘部上，使得该裂纹减少部的晶面的方向是随机取向的。

【技术实现步骤摘要】
硅衬底及其制造方法和外延结构及其制造方法
示例实施方式涉及硅衬底、包括该硅衬底的外延结构以及该硅衬底的制造方法。
技术介绍
许多的氮化物基半导体器件采用蓝宝石衬底。然而，蓝宝石衬底价格昂贵，难以制造芯片，并且具有相对低的导电率。此外，制造直径相对大的蓝宝石衬底可能是困难的，因为在外延生长期间在较高温度下蓝宝石衬底会由于其相对低的导热率而翘曲。为了防止或抑制上述问题，已经开发了采用硅（Si）衬底代替蓝宝石衬底的氮化物基半导体器件。因为硅衬底具有比蓝宝石衬底更高的导热率，所以硅衬底在用于生长氮化物薄膜的较高温度下不会明显翘曲，由此使得可以在硅衬底上生长具有相对大直径的薄膜。然而，当氮化物薄膜生长在硅衬底上时，位错密度可能由于硅衬底和氮化物薄膜之间的晶格常数失配而增加。应力可能由于硅衬底和氮化物薄膜之间的热膨胀系数失配而产生。此外，当氮化物半导体生长在具有相对大直径的硅衬底上时，在氮化物半导体薄膜生长的同时在较高的温度下应力可能会施加到硅衬底上。因为硅衬底在较高的温度下易变形，所以施加的应力可能导致硅衬底发生塑性形变。结果，硅衬底可能会变得更脆，由此在氮化物半导体的生长工艺期间或冷却到室温的工艺期间在硅衬底的边缘部分处可能容易产生和生长裂纹。在某些情况下，在制造工艺期间，硅衬底可能由于裂纹而破裂，并且可能发生热震（thermalshock）。
技术实现思路
示例实施方式提供可以减少裂纹的硅衬底、包括该硅衬底的外延结构及该硅衬底的制造方法。附加方面将在下面的描述中部分地被阐述，并从下面的描述部分地变得明显易懂，或者可以通过示例实施方式的实施而获知。根据示例实施方式，硅衬底可以包括：硅主体部；硅边缘部，在硅主体部周围；以及裂纹减少部，在硅边缘部上，使得该裂纹减少部的晶面的方向是随机的。裂纹减少部可以包括在硅边缘部的顶表面上的凹凸部。裂纹减少部可以包括在硅边缘部的顶表面上的电介质膜。电介质膜可以在硅边缘部的侧部上。电介质膜可以是氮化物膜和氧化物膜之一。裂纹减少部可以通过将离子注入到硅边缘部的顶表面中而形成。根据示例实施方式，外延结构可以包括：硅衬底，该硅衬底包括硅主体部、在硅主体部周围的硅边缘部以及在硅边缘部上的裂纹减少部，使得该裂纹减少部的晶面的方向是随机的；至少一个第一氮化物半导体薄膜，在硅衬底的硅主体部上；以及第二氮化物半导体薄膜，在硅衬底的裂纹减少部上。第二氮化物半导体薄膜可以具有多晶结构和非晶结构之一。裂纹减少部可以包括在硅边缘部的顶表面上的凹凸部。裂纹减少部可以包括在硅边缘部的顶表面上的电介质膜。电介质膜可以在硅边缘部的侧表面上。电介质膜可以是氮化物膜和氧化物膜之一。裂纹减少部可以通过将离子注入到硅边缘部的顶表面中而形成。至少一个第一氮化物半导体薄膜可以由AlxInyGa1-x-yN（0≤x,y≤1,x≠y）形成。根据示例实施方式，硅衬底的制造方法可以包括：制备母硅衬底；以及在母硅衬底的边缘部上形成裂纹减少部，使得该裂纹减少部的晶面的方向是随机的。不平坦部可以通过图案化工艺形成在母硅衬底的边缘部的顶表面上，并且蚀刻不平坦部。电介质膜可以通过图案化工艺形成在母硅衬底上，并且通过剥离工艺去除电介质膜的除了其形成在边缘部上的部分之外的部分。电介质膜可以沉积在母硅衬底的边缘部上。氮化物膜和氧化物膜之一可以沉积在边缘部上。离子可以注入到母硅衬底的边缘部的顶表面中。根据示例实施方式，外延结构的制造方法可以包括：在硅衬底的主体部周围形成边缘部；在硅衬底的边缘部上形成裂纹减少部，使得该裂纹减少部的晶面的方向是随机的；在硅衬底的主体部上生长至少一个第一氮化物半导体薄膜；以及在硅衬底的裂纹减少部上形成第二氮化物半导体薄膜。电介质膜可以沉积在边缘部上。氮化物膜和氧化物膜之一可以沉积在边缘部上。离子可以注入到边缘部的顶表面中。凹凸部可以形成在边缘部的顶表面上。附图说明通过下面结合附图对实施方式的描述，这些和/或其它方面将变得明显和更加易于理解，在附图中：图1是示出根据示例实施方式的硅衬底的截面图；图2是示出根据示例实施方式的外延结构的截面图；图3是示出根据示例实施方式的外延结构的截面图；图4是示出根据示例实施方式的外延结构的截面图；图5是示出根据示例实施方式的外延结构的截面图；图6是示出根据示例实施方式的外延结构的截面图；图7是示出根据示例实施方式的外延结构的截面图；图8是解释根据示例实施方式的硅衬底的制造方法的视图；以及图9是解释根据示例实施方式的硅衬底的制造方法的视图。具体实施方式现在，将参照附图更全面地描述本专利技术构思，在附图中示出了示例实施方式。在附图中，相同的附图标记指代相同的元件，并且为了清楚起见可以夸大层和区域的厚度以及部件的尺寸。本专利技术构思可以具有不同的形式，而不应被解释为限于在此阐述的示例实施方式。例如，还应当理解，当一层被称为在另一层或衬底“上”时，它可以直接在另一层或衬底上，或者还可以在它们之间存在中间层。应当理解，尽管术语第一、第二等可以在此用于描述各种元件、部件、区域、层和/部分，但是这些元件、部件、区域、层和/或部分不应受限于这些术语。这些术语仅用于将一个元件、部件、区域、层或者部分与另一个元件、部件、区域、层或部分区别开。因此，下面讨论的第一元件、部件、区域、层或部分可以称为第二元件、部件、区域、层或部分，而不脱离示例实施方式的教导。为了易于描述，在此可使用空间相对术语，例如“在…下方”、“在…之下”、“下”、“在…上方”和“上”等，以描述如图中所示的一个元件或者特征相对于另一个元件（多个元件）或者另一个特征（多个特征）的关系。应当理解，除了附图中所示的取向之外，空间相对术语旨在涵盖器件在使用或者操作中的不同取向。例如，如果附图中的器件被倒置，则被描述为在其它元件或特征“之下”或者“下方”的元件会取向为在其它元件或特征的“上方”。因此，示例性术语“在…之下”能够涵盖之上和之下两种取向。器件可以采取其它取向（旋转90度或者其它取向），并且此处使用的空间相对描述可被相应地解释。这里采用的术语仅是为了描述示例性实施方式，并非要限制示例实施方式。正如这里所使用的，除非上下文另有明确表述，否则单数形式“一”和“该”旨在也包括复数形式。还应当理解，当在本说明书中使用术语“包括（comprises）”和/或“包括（comprising）”时，是指所述特征、整体、步骤、操作、元件和/或部件的存在，但并不排除一个或者更多其它特征、整体、步骤、操作、元件、部件和/或其组合的存在或增加。这里，参照截面图来描述示例实施方式，这些截面图为示例实施方式的理想化实施方式（和中间结构）的示意图。因而，例如，由制造技术和/或公差引起的图示形状的变化是可以预期的。因此，示例实施方式不应解释为限于在此所示的区域的特定形状，而是将例如由制造引起的形状偏差包括在内。例如，图示为矩形的注入区域典型地将在其边缘处具有圆化特征或曲面化特征和/或注入浓度梯度，而非从注入区域到非注入区域的二元改变。同样，通过注入形成的埋入区域会导致在埋入区域与进行注入的表面之间的区域中的某些注入。因此，附图中所示的区域本质上是示意性的，并且它们的形状不旨在示出器件区域的实际形状，并且不旨在限制示例实施方式的范围。除非另有定义，此处使用的所有术语（包括技术本文档来自技高网...

【技术保护点】
一种硅衬底，包括：硅主体部；硅边缘部，在所述硅主体部周围；以及裂纹减少部，在所述硅边缘部上，使得所述裂纹减少部的晶面的方向是随机的。

【技术特征摘要】
2011.12.05 KR 10-2011-01291591.一种硅衬底，包括：硅主体部；硅边缘部，在所述硅主体部周围；以及裂纹减少部，在所述硅边缘部上，使得所述裂纹减少部的晶面的方向是随机的，其中所述裂纹减少部包括在所述硅边缘部的顶表面上的电介质膜，使得生长在所述裂纹减少部上的氮化物半导体薄膜具有多晶结构和非晶结构之一。2.根据权利要求1所述的硅衬底，其中所述电介质膜在所述硅边缘部的侧部上。3.根据权利要求1所述的硅衬底，其中所述电介质膜是氮化物膜和氧化物膜之一。4.一种外延结构，包括：硅衬底，包括：硅主体部；硅边缘部，在所述硅主体部周围；以及裂纹减少部，在所述硅边缘部上，使得所述裂纹减少部的晶面的方向是随机的；至少一个第一氮化物半导体薄膜，在所述硅衬底的所述硅主体部上；以及第二氮化物半导体薄膜，在所述硅衬底的所述裂纹减少部上，其中所述裂纹减少部包括在所述硅边缘部的顶表面上的电介质膜，使得生长在所述裂纹减少部上的所述第二氮化物半导体薄膜具有多晶结构和非晶结构之一。5.根据权利要求4所述的外延结构，其中所述电介质膜在所述硅边缘部的侧表面上。6.根据权利要求4所述的外延结构，其中所述电介质膜是氮化物膜和氧化物膜之一。7.根据权利要求4所述的外延结构，其中所述至少一个第一氮化物半导体薄膜由AlxInyGa1-x-yN形成，其中0≤x,y≤1,x≠y。8.一种硅衬底的制造方法，所述方法包括：制备母硅衬...

【专利技术属性】
技术研发人员：金峻渊，金在均，蔡秀熙，洪贤基，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：