减少锗硅源漏区外延工艺中的颗粒缺陷的方法技术

本发明专利技术提出了一种减少锗硅源漏区外延工艺中的颗粒缺陷的方法，包括：a.在半导体基板上的源极区或漏极区的凹槽中沉积锗硅膜层，其中所述锗硅膜层包括基板上沉积的第一锗硅膜层和所述第一锗硅膜层上沉积的第二锗硅膜层，且所述源极区或漏极区的凹槽的侧边具有栅极；b.在上述步骤a所形成的结构的表面上沉积一盖层；以及c.在氯化氢气体的气氛中进行化学烘烤。本发明专利技术可以有效消除该外延工艺过程中产生的不期望的球状锗硅缺陷，提高产品良率和生产效率。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及一种。
技术介绍
半导体制造主要是在硅衬底的晶片器件面上生长器件，比如金属氧化物半导体场效应晶体管器件结构包括有源区、源极、漏极和栅极，其中，所述有源区位于半导体硅衬底中，所述栅极位于有源区上方，所述栅极两侧的有源区中进行离子注入形成源极和漏极，栅极下方具有导电沟道，所述栅极和导电沟道之间有栅极电介质层。根据离子注入的不同类型，可以分成空穴型金属氧化物半导体场效应晶体管(PMOS)和电子型金属氧化物半导体场效应晶体管(NMOS)。嵌入式锗硅(e-SiGe)被广泛应用于先进CMOS技术中，以增加沟道区中的额外的抗压应力，从而明显改善PMOS器件的性能。无论是对于单独制程还是综合制程，嵌入式锗硅工艺都仍存在诸多挑战，比如单独制程中的高Ge%、缺陷控制等等问题以及综合制程中的应力邻近效应、e-SiGe形状、热兼容等等问题。特别是，本领域中需要考虑的一项重要因素就是锗硅外延品质。锗硅会由于非选择性而生长于SiN或者氧化物的硬掩模的顶部，从而形成一些球状锗硅缺陷，如图2a中所示的球状锗硅缺陷208。这样的缺陷很难被移除。需要注意的是，如果无法很好地消除这类球状锗硅缺陷，将极大地影响整个生产过程的产品良率。
技术实现思路
针对现有技术中的上述问题，本专利技术提出了一种新颖的。特别是，本专利技术的专利技术人发现了整个锗硅源漏区外延工艺中的一些材料和工艺特性并对之加以合理的利用，从而可以有效消除该外延工艺过程中产生的不期望的球状锗硅缺陷，提高产品良率和生产效率。具体地，本专利技术提供了一种，包括:a.在半导体基板上的源极区或漏极区的凹槽中沉积锗硅膜层，其中所述锗硅膜层包括基板上沉积的第一锗硅膜层和所述第一锗硅膜层上沉积的第二锗硅膜层，且所述源极区或漏极区的凹槽的侧边具有栅极；b.在上述步骤a所形成的结构的表面上沉积一盖层；以及c.在氯化氢气体的气氛中进行化学烘烤。较佳地，在上述的方法中，在所述步骤c之后，该方法进一步包括:d.将上述步骤b和步骤c重复执行一次或多次。较佳地，在上述的方法中，所述第一锗硅膜层是低浓度锗硅膜层且所述第二锗硅膜层是高浓度锗硅膜层，其中，在所述步骤a中，利用GeH4和SiH4来沉积所述高浓度锗硅膜层。较佳地，在上述的方法中，所述栅极是多晶硅栅极。较佳地，在上述的方法中，在所述步骤a之前，该方法还包括:在氢气和氯化氢气体的气氛中进行烘烤，以去除所述硅基板的表面上的氧化物。较佳地，在上述的方法中，所述栅极的周围形成有侧墙且所述栅极的上方形成有硬掩模，其中通过所述步骤b?c去除沉积高浓度锗硅膜层的过程中在所述硬掩模的顶部上形成的球状锗硅颗粒。较佳地，在上述的方法中，所述硬掩模为SiN或者氧化物。较佳地，在上述的方法中，在所述步骤a中，沉积高浓度锗硅膜层的沉积温度被控制在300°C至900°C之间。较佳地，在上述的方法中，所述盖层是硅盖层，且在所述步骤b中，沉积硅盖层的沉积温度被控制在300°C至900°C之间。较佳地，在上述的方法中，在所述步骤c中，氯化氢气体的流速为2标况毫升每分至I标况升每分之间，且烘烤温度被控制在300°C至900°C之间。应当理解，本专利技术以上的一般性描述和以下的详细描述都是示例性和说明性的，并且旨在为如权利要求所述的本专利技术提供进一步的解释。【附图说明】包括附图是为提供对本专利技术进一步的理解，它们被收录并构成本申请的一部分，附图示出了本专利技术的实施例，并与本说明书一起起到解释本专利技术原理的作用。附图中:图1示出了本专利技术的基本步骤的流程图。图2a示出了执行本专利技术方法的步骤101之后所形成的半导体结构。图2b示出了执行本专利技术方法的步骤102之后所形成的半导体结构。图2c示出了执行本专利技术方法的步骤103之后所形成的半导体结构。图2d和图2e示出了步骤102和步骤103的一次重复的情况。附图标记说明:200半导体结构201半导体基板202源极区或漏极区的凹槽203 栅极204 侧墙204-1 第一部分204-2 第二部分205硬掩模206低浓度锗硅膜层207高浓度锗硅膜层208球状锗硅缺陷209-1、209-2 硅盖层【具体实施方式】现在将详细参考附图描述本专利技术的实施例。现在将详细参考本专利技术的优选实施例，其示例在附图中示出。在任何可能的情况下，在所有附图中将使用相同的标记来表示相同或相似的部分。此外，尽管本专利技术中所使用的术语是从公知公用的术语中选择的，但是本专利技术说明书中所提及的一些术语可能是申请人按他或她的判断来选择的，其详细含义在本文的描述的相关部分中说明。此外，要求不仅仅通过所使用的实际术语，而是还要通过每个术语所蕴含的意义来理解本专利技术。传统的锗硅源漏区(源极区或漏极区)外延工艺主要包括三个步骤:首先，烘烤以去除该硅基板的表面上的原生氧化物；其次，沉积锗硅膜层；最后，沉积硅盖层。但，如以上已讨论的，现有技术的这种工艺无法应对在SiN或者氧化物的硬掩模的顶部生长球状锗硅缺陷的问题，即现有技术没有很好的技术手段来去除硬掩模顶部生产的球状锗硅缺陷。图1示出了本专利技术的基本步骤的流程图。如图1所述，本专利技术的100主要包括以下步骤:步骤101:在半导体基板(例如图2中所示的半导体基板201)上的源极区或漏极区的凹槽(例如图2中所示的凹槽202)中沉积锗硅膜层，其中该锗硅膜层包括基板上沉积的第一锗硅膜层(例如图2中的低浓度锗硅膜层206)和所述第一锗硅膜层上外延生长以填充该凹槽的第二锗硅膜层(例如图2中的高浓度锗硅膜层207)，且该源极区或漏极区的凹槽的侧边具有栅极(例如图2中的栅极203)；步骤102:在上述步骤101所形成的结构的表面上沉积一盖层(例如图2中所示的盖层209-1和209-2);以及步骤103:在氯化氢气体的气氛中进行化学烘烤。较佳地，该方法100可以在步骤103之后进一步包括:步骤104:将上述步骤102和步骤103重复执行一次或多次。以下结合图2a?图2e来更详细地讨论本专利技术的100。图2a示出了执行本专利技术方法的步骤101之后所形成的半导体结构200。如图所述，半导体基板201上形成有源极区或漏极区的凹槽202。该半导体当前第1页1 2 本文档来自技高网...

【技术保护点】
一种减少锗硅源漏区外延工艺中的颗粒缺陷的方法，包括：a.在半导体基板上的源极区或漏极区的凹槽中沉积锗硅膜层，其中所述锗硅膜层包括基板上沉积的第一锗硅膜层和所述第一锗硅膜层上沉积的第二锗硅膜层，且所述源极区或漏极区的凹槽的侧边具有栅极；b.在上述步骤a所形成的结构的表面上沉积一盖层；以及c.在氯化氢气体的气氛中进行化学烘烤。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘佳磊，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31