本发明专利技术公开了一种BiCMOS工艺中HBT基区锗硅外延层质量优化工艺方法，包括步骤：形成第一栅氧化层；对第一栅氧化层进行刻蚀；形成第二栅氧化层，第二栅氧化层的厚度小于第一栅氧化层的厚度；生长第一多晶硅层，光刻刻蚀形成多晶硅栅；SC film生长，光刻刻蚀形成锗硅窗口；进行热氧化生长并湿法去除，以消除锗硅窗口区域内的硅衬底表面的缺陷；进行锗硅外延层生长。本发明专利技术通过在锗硅窗口形成后，进行热氧化并湿法去除热氧化层来消除锗硅窗口区域内的硅衬底表面的缺陷，从而能消除基区锗硅外延层形成区域的有源区表面的损伤，提高HBT基区锗硅外延层质量、从而提高HBT性能。
【技术实现步骤摘要】
本专利技术涉及一种半导体集成电路制造工艺方法，特别是涉及一种。
技术介绍
BiCMOS工艺是将互补金属氧化物半导体(Complementary Metal OxideSemiconductor, CMOS)和双极结型晶体管(Bipopar Junct1n Transistor, BJT)器件同时集成在同一块芯片上的工艺，双极结型晶体管中的异质结双极型晶体管(Heterojunct1nBipolar Transistor, HBT) 一般采用锗娃外延层作为基区，具有较好的频率特性。所以现有BiCMOS工艺中会有CMOS器件与HBT器件共存，CMOS器件包括NMOS器件和PMOS器件两种，所以如何将这两种器件集成而又互不影响彼此的特性就成为BiCMOS工艺需要解决的重要冋题。集成有HBT的锗硅(SiGe) BiCMOS工艺中中包括1.8V和3.3V两种工作电压的CMOS器件，因此需要采用双栅氧(dual gox)制程，即需要采用两种厚度的栅氧，厚栅氧用于工作电压较高的CMOS器件，薄栅氧用于工作电压较低的CMOS器件。现有工艺中，在HBT区域的锗硅外延层(EPI)形成前，用于作为基区的锗硅外延层形成区域的有源区表面形成有薄栅氧，在多晶硅栅刻蚀的过程中薄栅氧不容易对底部的有源区表面形成良好的保护，从而使得锗硅外延层形成区域的有源区表面会出现损伤，从而影响后续锗硅外延层质量，影响器件的性能。
技术实现思路
本专利技术所要解决的技术问题是提供一种，能消除基区锗硅外延层形成区域的有源区表面的损伤，提高HBT基区锗硅外延层质量、从而提高HBT性能。为解决上述技术问题，本专利技术提供的，BiCMOS工艺在同一硅衬底中集成HBT和两种工作电压的CMOS器件，两种工作电压分别为第一工作电压和第二工作电压，其中第一工作电压大于第二工作电压，其特征在于，包括如下步骤:步骤一、形成第一栅氧化层，所述第一栅氧化层用于作为所述第一工作电压的CMOS器件的栅氧化层。步骤二、采用湿法刻蚀工艺对所述第一栅氧化层进行刻蚀，去除所述第二工作电压的CMOS器件区域以及所述HBT区域的所述第一栅氧化层，所述第一工作电压的CMOS器件区域的所述第一栅氧化层保留。步骤三、形成第二栅氧化层，所述第二栅氧化层的厚度小于所述第一栅氧化层的厚度，所述第二栅氧化层用于作为所述第二工作电压的CMOS器件的栅氧化层。步骤四、生长第一多晶硅层，采用光刻刻蚀工艺对所述第一多晶硅层进行刻蚀同时形成所述两种工作电压的CMOS器件的多晶硅栅，HBT区域的所述第一多晶硅层都被去除；步骤五、进行SC薄膜生长，所述SC薄膜由采用淀积工艺形成的第三氧化膜和第二多晶硅层组成，在所述HBT区域，所述SC薄膜形成于所述第二栅氧化层表面；采用光刻刻蚀工艺依次对所述第二多晶硅层、所述第三氧化膜和其底部的所述第二栅氧化膜进行刻蚀形成锗硅窗口，所述锗硅窗口由刻蚀后的所述SC薄膜围绕而成，所述锗硅窗口定义出所述HBT的基区形成区域；步骤六、进行热氧化生长在所述锗硅窗口区域内的硅衬底表面形成热氧化层，用以消除所述锗硅窗口区域内的硅衬底表面的缺陷；之后在用湿法工艺去除所述热氧化层；步骤七、进行锗硅外延层生长，位于所述锗硅窗口内的所述锗硅外延层用于形成所述HBT的基区。进一步的改进是，所述第一工作电压为3.3V，所述第二工作电压为1.8V。进一步的改进是，所述第二栅氧化层的厚度为300埃，所述第一多晶硅层的厚度为500埃。进一步的改进是，所述第一栅氧化层采用热氧化工艺形成，所述第二栅氧化层采用热氧化工艺形成。进一步的改进是，步骤四的光刻刻蚀工艺中的刻蚀工艺采用干法刻蚀工艺。进一步的改进是，步骤五的光刻刻蚀工艺中的刻蚀工艺采用干法刻蚀工艺。进一步的改进是，在所述硅衬底中形成有场氧层，所述场氧层围绕所述硅衬底的硅隔离出有源区，所述HBT的集电区形成于一个所述有源区中，所述HBT的基区形成于所述集电区所在有源区的表面。在所述集电区的底部形成有埋层；在所述基区的顶部形成有发射区。进一步的改进是，步骤五中所述第三氧化膜的厚度为300埃，所述第二多晶硅层的厚度为500埃。本专利技术通过在锗硅窗口形成后，进行热氧化并湿法去除热氧化层来消除锗硅窗口区域内的硅衬底表面的缺陷，从而能消除基区锗硅外延层形成区域的有源区表面的损伤，即能消除由第一多晶硅层刻蚀时由于HBT区域的第二栅氧化层较薄而容易形成刻蚀带来的对有源区表面硅的损伤，从而提高HBT基区锗硅外延层质量、从而提高HBT性能。【附图说明】下面结合附图和【具体实施方式】对本专利技术作进一步详细的说明:图1是本专利技术实施例方法流程图；图2A-图2D是本专利技术实施例方法各步骤中的器件结构图。【具体实施方式】如图1所示，是本专利技术实施例方法流程图；如图2A至图2D所示，是本专利技术实施例方法各步骤中的器件结构图。本专利技术实施例BiCMOS工艺中HBT基区锗硅外延层110质量优化工艺方法中BiCMOS工艺在同一硅衬底101中集成HBT和两种工作电压的CMOS器件，两种工作电压分别为第一工作电压和第二工作电压，其中第一工作电压大于第二工作电压；本专利技术实施例中，所述第一工作电压为3.3V，所述第二工作电压为1.8V，包括如下步骤:首先、如图2A所示，在所述硅衬底101中形成场氧层102，本专利技术实施例的场氧层102采用浅沟槽隔离(STI)工艺形成，在形成浅沟槽后，在浅沟槽表面还形成有衬垫氧化层103。所述场氧层102围绕所述硅衬底101的硅隔离出有源区。在H当前第1页1 2 本文档来自技高网...
【技术保护点】
一种BiCMOS工艺中HBT基区锗硅外延层质量优化工艺方法，BiCMOS工艺在同一硅衬底中集成HBT和两种工作电压的CMOS器件，两种工作电压分别为第一工作电压和第二工作电压，其中第一工作电压大于第二工作电压，其特征在于，包括如下步骤：步骤一、形成第一栅氧化层，所述第一栅氧化层用于作为所述第一工作电压的CMOS器件的栅氧化层；步骤二、采用湿法刻蚀工艺对所述第一栅氧化层进行刻蚀，去除所述第二工作电压的CMOS器件区域以及所述HBT区域的所述第一栅氧化层，所述第一工作电压的CMOS器件区域的所述第一栅氧化层保留；步骤三、形成第二栅氧化层，所述第二栅氧化层的厚度小于所述第一栅氧化层的厚度，所述第二栅氧化层用于作为所述第二工作电压的CMOS器件的栅氧化层；步骤四、生长第一多晶硅层，采用光刻刻蚀工艺对所述第一多晶硅层进行刻蚀同时形成所述两种工作电压的CMOS器件的多晶硅栅，HBT区域的所述第一多晶硅层都被去除；步骤五、进行SC薄膜生长，所述SC薄膜由采用淀积工艺形成的第三氧化膜和第二多晶硅层组成，在所述HBT区域，所述SC薄膜形成于所述第二栅氧化层表面；采用光刻刻蚀工艺依次对所述第二多晶硅层、所述第三氧化膜和其底部的所述第二栅氧化膜进行刻蚀形成锗硅窗口，所述锗硅窗口由刻蚀后的所述SC薄膜围绕而成，所述锗硅窗口定义出所述HBT的基区形成区域；步骤六、进行热氧化生长在所述锗硅窗口区域内的硅衬底表面形成热氧化层，用以消除所述锗硅窗口区域内的硅衬底表面的缺陷；之后在用湿法工艺去除所述热氧化层；步骤七、进行锗硅外延层生长，位于所述锗硅窗口内的所述锗硅外延层用于形成所述HBT的基区。...
【技术特征摘要】
【专利技术属性】
技术研发人员：陈曦，周正良，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。