一种实现BiCMOS器件中扩展基区结构的方法技术

本发明专利技术公开了一种实现BiCMOS器件中扩展基区结构的方法，包括如下步骤：1，使用有机抗反射层填平器件台阶区域，使用光刻胶曝光形成扩展基区图形；2，使用有机抗反射层对氮化硅的高选择比且各向异性刻蚀有机抗反射层，刻蚀停止在下层氮化硅上；3，使用高选择比且各向异性刻蚀氮化硅和氧化硅硬质掩膜，保证栅极侧壁氮化硅完全去除，刻蚀停止在下层多晶硅上；4，使用湿法去除侧壁残留的氧化硅和多晶硅上的自然氧化膜；5，刻蚀多晶硅形成最终的扩展基区结构。该方法在保证介质膜完全刻蚀干净的同时，扩展基区的光刻胶形貌不会有大的变化，以确保后续的基区多晶硅刻蚀形貌稳定，同时达到负线宽损失量效果，增大了工艺窗口以及量产稳定性。

【技术实现步骤摘要】

本专利技术属于半导体集成电路制造领域，具体涉及一种BiCMOS (双极性晶体管-互补型金属氧化场效应管)器件的制造方法，尤其涉及。
技术介绍
本专利技术中所要实现的是一种自对准CMOS技术，可以利用目前8英寸硅片生产线上的130纳米技术，生产出性能和尺寸相当于90纳米技术的独特的CMOS器件中的特殊结构。在本专利技术所要实现的经济且超高频的SiGE BiCMOS (锗硅-双极性晶体管-互补型金属氧化场效应管)器件中，由于存在为了实现抬高的源漏区以及由多晶硅/介质层/多晶硅的复合栅极结构而产生的台阶，以及满足特殊的扩展基区多晶硅的结构的要求，如果采用传统的刻蚀工艺方法，在多晶硅刻蚀机台中一步刻蚀氮化硅硬质掩膜和基区多晶硅，必须要用各向同性的方法保证侧壁至少ικΑ的氮化硅和氧化硅刻蚀干净，但是会导致扩展基区的光刻胶呈蘑菇云形貌，有机抗反射层线宽尺寸大大缩小以及基区多晶硅形貌不直的严重工艺问题(见图1);如果不用各向同性的方法，则会产生由于介质膜残留导致的多晶硅围墙，无法满足器件需求(见图7)。此外为了提高器件集成度，基区和引线(runnerpoly)需要共用一张光刻版，由于引线的尺寸要求很小，光刻机台能力很难实现，需要通过扩展基区多晶硅刻蚀负的线宽损失量来达到。这些要求都无法在多晶硅刻蚀机台上一步实现。
技术实现思路
本专利技术要解决的技术问题是提供，在保证介质膜完全刻蚀干净的同时，扩展基区的光刻胶形貌不会有大的变化，以确保后续的基区多晶硅刻蚀形貌稳定，同时达到负的线宽损失量的效果，极大增大了工艺窗口以及量产稳定性。为解决上述技术问题，本专利技术提供一种实现BiCMOS (锗硅-双极性晶体管-互补型金属氧化场效应管)器件中扩展基区结构的方法。此扩展基区结构是由栅极侧墙氧化膜(500-1000埃)，基区多晶硅(800-1500埃)，氧化硅和氮化硅硬质掩膜(200-1000埃)，有机抗反射层组成(600-4000埃)组成，同时在扩展基区的附近会有栅极多晶硅结构存在。基区多晶硅是在栅极多晶硅结构形成后生长，会产生由于栅极多晶硅高度引发的台阶，此台阶造成栅极多晶硅的介质膜侧墙很难刻蚀干净，从而需要采用本专利技术的方法，本专利技术方法包括如下步骤:步骤1，使用有机抗反射层填平器件台阶区域，使用光刻胶曝光形成扩展基区图形；步骤2，使用有机抗反射层对氮化硅的高选择比并且各向异性刻蚀条件刻蚀有机抗反射层，刻蚀停止在下层氮化硅上；步骤3，使用高选择比并且各向异性刻蚀条件刻蚀氮化硅和氧化硅硬质掩膜，保证栅极侧壁氮化硅完全去除，刻蚀停止在下层多晶硅上；步骤4，使用湿法工艺去除侧壁残留的氧化硅和多晶硅上的自然氧化膜；步骤5，刻蚀多晶硅，形成最终的扩展基区结构。所述的扩展基区结构由下往上依次为覆盖在栅极图形上的氧化膜，基区多晶硅，氧化硅介质膜，氮化硅介质膜；该扩展基区结构距离栅极图形在50nm-400nm之间。所述覆盖在栅极图形上的氧化膜的厚度在500-1000埃。所述基区多晶硅的厚度在800-1500埃。所述氧化硅介质膜的厚度在100-500埃。所述氮化硅介质膜的厚度在100-500埃。在步骤I中，所述有机抗反射层是单层膜，或者是两层以上不同膜组合，该有机抗反射层的厚度在600-4000埃。在步骤2中，所述有机抗反射层对氮化硅的高选择比为20-30，所述氮化硅的损失量小于50埃。在刻蚀有机抗反射层时,允许下层氮化娃有一定的刻蚀损失量,所述氮化娃的刻蚀损失量小于50埃。在步骤3中，刻蚀条件可以分为两步刻蚀，第一步先刻蚀氮化硅，保证氮化硅对氧化硅的选择比为3-4，刻蚀停在氧化硅上；所述第一步刻蚀条件包含气体CH2F2, CHF3,02,Ar，其中，CH2F2的流量为20-60sccm，CHF3的流量为10_20sccm，O2的流量为10_30sccm，Ar的流量为100-300sCCm ;第二步刻蚀氧化硅，保证氧化硅对多晶硅的选择比为5-10 ;所述第二步刻蚀条件气体包含CH3F, O2, Ar，其中，CH3F的流量为10_40sccm，O2的流量为10_40sccm，Ar的流量为50-200sCCm。可以通过调整两步刻蚀量的比例形成不同的光刻胶形貌和不同的线宽损失量。可以通过调整刻蚀腔的压力至40毫托，机台功率800瓦，磁场强度为10高斯，以及调整反应刻蚀气体流量的比例来调整反应聚合物的轻重。刻蚀量为栅极侧壁高度加上多晶硅过刻蚀量，所述多晶硅过刻蚀的损失量小于400埃。在步骤5中，刻蚀条件可以分为两步刻蚀，第一步使用无选择比刻蚀条件刻蚀部分多晶硅，第二步采用多晶硅对氧化硅高选择比条件，刻蚀停止在下层氧化膜上。所述第一步使用无选择比刻蚀条件刻蚀掉多晶硅厚度的一半以确保去除所有栅极侧壁介质膜，同时有足够的剩余多晶硅使第二步多晶硅刻蚀探测刻蚀终点；第二步采用多晶硅对氧化硅高选择比为30。在步骤5完成后，扩展基区结构形成，其刻蚀线宽损失量为-20 -40纳米。和现有技术相比，本专利技术具有以下有益效果:本专利技术采用介质膜硬质掩膜与基区多晶硅分开刻蚀的方法，将氮化硅和氧化硅的硬质掩膜在介质膜刻蚀机台上实现，利用各向异性的刻蚀特性和对基区多晶硅的高选择比，通过调整刻蚀反应聚合物(polymer)的轻重，在保证介质膜完全刻干净的同时，扩展基区的光刻胶形貌不会有大的变化，以确保后续的基区多晶硅刻蚀形貌稳定，同时达到负的线宽损失量的效果(见图2和图6)，解决了传统工艺产生的扩展基区处蘑菇云状光刻胶或基区多晶硅围墙(见图1和图7)，对器件特性有显著提高，极大增大了工艺窗口以及量产稳定性。附图说明图1是采用传统工艺刻蚀(在多晶硅刻蚀机台中一步刻蚀氮化硅硬质掩膜和基区多晶娃)的效果不意图。图2是采用本专利技术方法分开刻蚀的效果示意图。图3-图6是本专利技术方法的工艺流程剖面图；其中，图3是本专利技术方法的步骤I完成后的示意图(即基区多晶硅硬质掩膜刻蚀前的结构示意图)；图4是本专利技术方法的步骤2有机抗反射层刻蚀后的示意图；图5是本专利技术方法的步骤3氮化硅和氧化硅硬质掩膜刻蚀后的示意图；图6是本专利技术方法的步骤5基区多晶硅刻蚀后的示意图。图7是采用传统工艺刻蚀后的结构示意图。图中附图标记说明如下:A是栅极多晶硅结构，B是扩展基区结构，I是光刻胶，2是有机抗反射层，3是氮化娃，4是氧化娃，5是多晶娃，6是氧化膜。具体实施例方式下面结合附图和实施例对本专利技术作进一步详细的说明。实施例1本实施例将此扩展基区结构定义为是由1000埃的栅极侧墙氧化膜，1000埃的基区多晶娃，200埃的氧化娃和500埃的氮化娃以及760埃的有机抗反射层组成,另一结构特殊点是在扩展基区的附近会有栅极多晶硅结构存在。栅极多晶硅结构是由多晶硅和氮化硅组成栅极，600埃的氧化硅形成侧墙。而基区多晶硅是在栅极多晶硅结构形成后生长，由于栅极多晶硅高度引发的台阶，造成栅极多晶硅的介质膜侧墙很难刻蚀干净，从而需要采用本专利技术分开刻蚀的方法。本实施例采用如下具体步骤:1、如图3所示，采用本领域常规方法形成基区多晶硅硬质掩膜刻蚀前的结构:包括在硅基板上依次形成栅极、栅极侧墙氧化膜6、多晶硅5、氧化硅4、氮化硅3，使用有机抗反射层2填平器件台阶区域，然后使用光刻胶I曝光形成扩展基区图形。有机抗反射层2可以是单层膜，也可以是两层以上不同膜组合，有机抗反本文档来自技高网...

【技术保护点】
一种实现BiCMOS器件中扩展基区结构的方法，其特征在于：包括如下步骤：步骤1，使用有机抗反射层填平器件台阶区域，使用光刻胶曝光形成扩展基区图形；步骤2，使用有机抗反射层对氮化硅的高选择比并且各向异性刻蚀条件刻蚀有机抗反射层，刻蚀停止在下层氮化硅上；步骤3，使用高选择比并且各向异性刻蚀条件刻蚀氮化硅和氧化硅硬质掩膜，保证栅极侧壁氮化硅完全去除，刻蚀停止在下层多晶硅上；步骤4，使用湿法工艺去除侧壁残留的氧化硅和多晶硅上的自然氧化膜；步骤5，刻蚀多晶硅，形成最终的扩展基区结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：袁苑，刘鹏，孙娟，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：上海;31