一种GaN基HEMT器件及其制作方法技术

本发明专利技术公开了一种GaN基HEMT器件及其制作方法，器件中衬底、GaN缓冲层与势垒层由下至上设置，第一钝化层在势垒层上，其包括左半钝化层和右半钝化层，分别位于源极与栅极之间、栅极与漏极之间;第二钝化层在第一钝化层上；第一钝化层为增加势垒层张应力的钝化层，第二钝化层为增强势垒层压应力的钝化层。制作方法包括：外延结构生长，形成衬底、GaN缓冲层、势垒层；在势垒层上进行钝化层淀积；将栅极下方的钝化层刻蚀，形成包括左半钝化层以及右半钝化层的第一钝化层；在第一钝化层上进行第二钝化层淀积；定义并淀积栅极。本发明专利技术采用双钝化层工艺，栅极下方GaN缓冲层区域二维电子气浓度先增加，再耗尽，避免栅压偏置前栅极下方GaN缓冲层存在二维电子气。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了，器件中衬底、GaN缓冲层与势垒层由下至上设置，第一钝化层在势垒层上，其包括左半钝化层和右半钝化层，分别位于源极与栅极之间、栅极与漏极之间;第二钝化层在第一钝化层上；第一钝化层为增加势垒层张应力的钝化层，第二钝化层为增强势垒层压应力的钝化层。制作方法包括：外延结构生长，形成衬底、GaN缓冲层、势垒层；在势垒层上进行钝化层淀积；将栅极下方的钝化层刻蚀，形成包括左半钝化层以及右半钝化层的第一钝化层；在第一钝化层上进行第二钝化层淀积；定义并淀积栅极。本专利技术采用双钝化层工艺，栅极下方GaN缓冲层区域二维电子气浓度先增加，再耗尽，避免栅压偏置前栅极下方GaN缓冲层存在二维电子气。【专利说明】
本专利技术涉及半导体器件领域，特别涉及。
技术介绍
GaN 基 HEMT (High Electron Mobility Transistor 高电子迁移率晶体管)器件是一种应用于微波射频器件的半导体电子器件，其中GaN作为第三代宽禁带半导体材料，具有禁带宽度大(3.4eV)、击穿电压高(3.3MV/cm)、饱和电子速度大等优异性能，从而使得GaN基HEMT器件能够满足系统高频、高效、大功率的需求，进而在微波射频器件方面有着巨大的应用前景。目前的GaN基HEMT器件基本上都是耗尽型，即其阈值电压为负。耗尽型GaN基HEMT器件的外延结构从下至上顺次为衬底、GaN缓冲层、势垒层，其中，衬底为GaN缓冲层的生长基底；GaN缓冲层处于弛豫状态，即晶格常数保持不变；势垒层生长在GaN缓冲层上，栅极、源极和漏极设置在势垒层上，势垒层与GaN缓冲层保持共格生长，但是名义晶格常数小于GaN缓冲层。由于势垒层的晶格常数小于GaN缓冲层，所以在势垒层生长完毕后会受到来自GaN缓冲层对其产生的张应力作用，从而使得势垒层产生压电极化效应，在GaN缓冲层中感生出二维电子气，即在势垒层生长完成后，未加栅压偏置前，二维电子气就已经存在于GaN缓冲层中。在实现本专利技术的过程中，专利技术人发现现有技术至少存在以下问题:由于在势垒层生长完成后，即未加栅压偏置前，二维电子气就已经存在于GaN缓冲层中，导致耗尽型GaN基HEMT器件在电路中需要进行负压控制，且需严格遵守上下电时序，即上电顺序为先上栅压，后上漏压，下电顺序与之相反，从而需要在整个应用系统的设计中需要增加时序保护电路，导致整个应用系统设计的复杂度增加，成本增加，而且使得应用系统的可靠性降低。
技术实现思路
为了解决现有技术系统设计复杂、成本高、可靠性低的问题，本专利技术实施例提供了。所述技术方案如下:第一方面，提供了一种GaN基HEMT器件，所述GaN基HEMT器件包括:衬底、GaN缓冲层、势垒层、第一钝化层、第二钝化层、栅极、源极和漏极，所述衬底、所述GaN缓冲层与所述势垒层由下至上依次设置；所述第一钝化层设置在所述势垒层上，所述第一钝化层包括左半钝化层和右半钝化层，所述左半钝化层位于所述源极与所述栅极之间，所述右半钝化层位于所述栅极与所述漏极之间；所述第二钝化层设置在所述第一钝化层上；其中，所述第一钝化层为增加所述势垒层张应力的钝化层，所述第二钝化层为增强所述势垒层压应力的钝化层。在第一方面的第一种可能的实现方式中，所述势垒层厚度为3-5nm。结合第一方面的第一种可能实现方式，在第一方面第二种可能的实现方式中，所述第一钝化层与所述第二钝化层分别采用压应力的SiN薄膜、张应力的SiN薄膜。结合第一方面、第一方面的第一种可能实现方式或第一方面的第二种可能实现方式，在第一方面第三种可能的实现方式中，所述GaN基HEMT器件还包括GaN帽层，所述GaN帽层设置在所述第一钝化层与所述势垒层之间。结合第一方面的第三种可能实现方式，在第一方面第四种可能的实现方式中，所述GaN基HEMT器件还包括AlN插入层，所述AlN插入层设置在所述势垒层与所述GaN缓冲层之间。结合第一方面的第四种可能实现方式，在第一方面第五种可能的实现方式中，所述GaN基HEMT器件还包括AlN成核层，所述AlN成核层设置在所述衬底与所述GaN缓冲层之间。第二方面，提供了一种GaN基HEMT器件制作方法，所述制作方法具体包括:步骤1，外延结构生长，形成衬底、GaN缓冲层、势垒层；步骤2，在所述势垒层上进行钝化层淀积；步骤3，将栅极下方的钝化层刻蚀，以形成包括所述左半钝化层以及所述右半钝化层的所述第一钝化层；步骤4，在所述第一钝化层上进行第二钝化层淀积；步骤5，定义并淀积`所述栅极。结合第二方面，在第二方面第一种可能的实现方式中，所述外延结构由下至上依次包括衬底、AlN成核层、GaN缓冲层、AlN插入层、势垒层与GaN帽层。结合第二方面的第一种可能实现方式，在第二方面第二种可能的实现方式中，所述势垒层厚度为3-5nm。结合第二方面的第二种可能实现方式，在第二方面第三种可能的实现方式中，所述第一钝化层采用增加所述势垒层张应力的钝化层，所述第二钝化层采用增强所述势垒层压应力的钝化层。本专利技术实施例提供的技术方案带来的有益效果是:本专利技术实施例提供的GaN基HEMT器件及其制作方法中，通过在势垒层上采用双钝化层工艺，即采用增加势垒层张应力的第一钝化层，使第一钝化层对GaN缓冲层有更大的张应力作用，从而增加此区域的二维电子气浓度，并且将栅极下方区域的第一钝化层刻蚀尽，从而使栅极下方的GaN缓冲层中的二维电子气浓度恢复到之前的低浓度水平，然后进行第二钝化层淀积，从而耗尽栅极下方GaN缓冲层中的二维电子气，从而避免了栅压偏置前栅极下方GaN缓冲层中就存在二维电子气，进而使得在电路中进行正压控制，无需严格遵守上下电时序要求，避免在应用系统设计时增加时序保护电路，从而简化了整个应用系统的结构，降低了应用系统设计的成本，同时在一定程度上保证了应用系统的可靠性?’另外，第二钝化层作为栅介质还起到了防止栅漏电的作用，保证了本专利技术在应用系统中应用时的稳定性。【专利附图】【附图说明】为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术实施例提供的增强型GaN基HEMT器件的结构示意图；图2是本专利技术又一实施例提供的增强型GaN基HEMT器件制作方法的流程图。其中:I衬底，2GaN 缓冲层，3势垒层，4 漏极，5 栅极，6 源极，7第一钝化层，8第二钝化层，9GaN 帽层，10A1N 插入层，I IAlN 成核层。【具体实施方式】为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术实施方式作进一步地详细描述。实施例一如图1所示，本专利技术实施例提供的一种GaN基HEMT器件，所述GaN基HEMT器件包括:衬底l、GaN缓冲层2、势垒层3、第一钝化层7、第二钝化层8、栅极5、源极6和漏极4，所述衬底1、所述GaN缓冲层2与所述势垒层3由下至上依次设置；所述第一钝化层7设置在所述势垒层3上，所述第一钝化层7包括左半钝化层71和右半钝化层72，所述左半钝化层71位于所述源极6与所述栅极5之间，所述右半钝化层72位于所述栅极5与所述漏极4之间；所述本文档来自技高网...

【技术保护点】
一种GaN基HEMT器件，其特征在于，所述GaN基HEMT器件包括：衬底、GaN缓冲层、势垒层、第一钝化层、第二钝化层、栅极、源极和漏极，所述衬底、所述GaN缓冲层与所述势垒层由下至上依次设置;所述第一钝化层设置在所述势垒层上，所述第一钝化层包括左半钝化层和右半钝化层，所述左半钝化层位于所述源极与所述栅极之间，所述右半钝化层位于所述栅极与所述漏极之间;所述第二钝化层设置在所述第一钝化层上；其中，所述第一钝化层为增加所述势垒层张应力的钝化层，所述第二钝化层为增强所述势垒层压应力的钝化层。

【技术特征摘要】

【专利技术属性】
技术研发人员：张正海，张宗民，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：