半导体结构及其形成方法技术

本发明专利技术提供一种半导体结构及其形成方法，该半导体结构包括：半导体衬底；形成在所述半导体衬底上的稀土氧化物层；和形成在所述稀土氧化物层上的沟道区以及形成在所述沟道区两侧的源区和漏区。通过在源漏区和沟道区下方形成稀土氧化物，以对CMOS器件的源漏区和沟道区引入类型和大小可调的应力，从而显著提升半导体器件的迁移率，并且，利用稀土氧化物的晶体特性，以晶体生长的方式形成应力源，极大地简化了工艺流程。

【技术实现步骤摘要】

本专利技术涉及半导体设计及制造
，特别涉及一种在沟道区和源漏区下方形成稀土氧化物层的。
技术介绍
随着半导体技术的发展，半导体基本元件金属-氧化物-半导体场效应晶体管(MOSFET)的特征尺寸的不断缩小，当特征尺寸进入深亚微米乃至纳米量级时，原来大尺寸下并不存在或者并不显著的不利于器件性能的一系列效应逐渐显现出来。例如亚阈值电压降低、漏致势垒降低和漏电流过大等效应。为解决上述问题，一种方案是根据器件类型不同对器件的特定区域引入相应的应力，从而提高器件的载流子迁移率，进而提升器件性能。在深亚微米和纳米级器件中，合适的应力对提升器件性能是至关重要的。传统的应力引入方式包括在源漏区掺入替位式元素以改变晶格常数，或者在形成器件结构之后另外生长应力帽层等。这些传统的应力引入方式最主要的缺陷之一在于应力类型难以调节，工艺复杂。并且，随着器件特征尺寸的进一步缩小，传统的应力引入方式将难以形成有效的应力，从而难以达到显著提高半导体器件性能的效果。
技术实现思路
本专利技术的目的旨在至少解决上述技术缺陷之一，特别是解决现有技术中小尺寸器件漏电严重以及应力引入困难、工艺复杂和应力效果不理想的缺陷。为达到上述目的，本专利技术一方面提供一种半导体结构，包括半导体衬底；形成在所述半导体衬底上的稀土氧化物层；和形成在所述稀土氧化物层上的沟道区以及形成在所述沟道区两侧的源区和漏区。其中，所述稀土氧化物层的材料的晶格常数a与所述沟道区和或所述源区和漏区的半导体材料的晶格常数b的关系为a=(n±c)b，其中n为整数，c为晶格常数失配率，0〈c ( 15%。在本专利技术的一个实施例中，所述稀土氧化物层的厚度不小于5nm。为了保证稀土氧化物层的表层附近的晶格常数不被衬底影响，以及保证能够引入较大的应力，稀土氧化物层的厚度不宜过小。在本专利技术的一个实施例中，所述稀土氧化物层的材料包括(GdhErx) 203、(GdhNdx)2O3' (EivxNdx)2O3' (EivxLax)2O3' (PivxLax)2O3' (PivxNdx)2O3' (Pr1^xGdx) 203 中的一种或多种的组合，其中X的取值范围为0-1。在本专利技术的一个实施例中，所述稀土氧化物层通过外延生长形成。在本专利技术的一个实施例中，所述源区和漏区以及所述沟道区通过晶体生长的方式形成，从而有利于得到高质量低缺陷的晶体。在本专利技术的一个实施例中，所述源区和漏区以及所述沟道区的材料包括Si、Ge、任意组分SiGe、III-V族半导体材料和II-VI族半导体材料。在本专利技术的一个实施例中，所述源区和漏区的材料为金属。对于具有金属源漏的CMOS器件，稀土氧化物层主要对沟道区引入应力。采用金属源漏，有利于减小源漏区的串联电阻，配合应力在沟道中的作用，进一步提高器件的驱动电流。本专利技术另一方面还提供一种半导体结构的形成方法，包括以下步骤S01 :提供半导体衬底；S02 :在所述半导体衬底上形成稀土氧化物层；和S03 :在所述稀土氧化物层上形成沟道区，以及在所述沟道区两侧形成源区和漏区。其中，所述稀土氧化物层的材料的晶格常数a与所述沟道区和或所述源区和漏区的半导体材料的晶格常数b的关系为a=(n±c)b，其中n为整数，c为晶格常数失配率，0〈c ( 15%。在本专利技术的一个实施例中，所述稀土氧化物层的厚度不小于5nm。为了保证稀土氧化物层的表层附近的晶格常数不被衬底影响，以及保证能够引入较大的应力，稀土氧化物层的厚度不宜过小。在本专利技术的一个实施例中，所述稀土氧化物层的材料包括(GdhErx) 203、 (GdhNdx)2O3' (EivxNdx)2O3' (EivxLax)2O3' (PivxLax)2O3' (PivxNdx)2O3' (Pr1^xGdx) 203 中的一种或多种的组合，其中X的取值范围为0-1。在本专利技术的一个实施例中，所述稀土氧化物层通过外延生长形成。在本专利技术的一个实施例中，步骤S02之后，还可以包括对器件表面进行化学机械抛光。在本专利技术的一个实施例中，步骤S03包括在所述稀土氧化物层上分别生长晶体以形成所述沟道区、所述源区和漏区。通过晶体生长的方式形成源漏区和沟道区，从而有利于得到高质量低缺陷的晶体。在本专利技术的一个实施例中，所述源区和漏区以及所述沟道区的材料包括Si、Ge、任意组分SiGe、III-V族半导体材料和II-VI族半导体材料。在本专利技术的另一个实施例中，步骤S03包括在所述稀土氧化物层上生长晶体以形成所述沟道区；以及在所述稀土氧化物层上形成金属源区和金属漏区。对于具有金属源漏的CMOS器件，稀土氧化物层主要对沟道区引入应力。采用金属源漏，有利于减小源漏区的串联电阻，配合应力在沟道中的作用，进一步提高器件的驱动电流。本专利技术提供一种，通过在半导体器件的源漏区和沟道区下方形成稀土氧化物层，在一些特定晶向上稀土氧化物的晶格常数一般约为常见半导体材料如Si、Ge、III-V族化合物半导体材料的两倍左右，通过调整稀土氧化物的成分，可以方便地调整其晶格常数，使其比源漏区材料和或沟道材料的整数倍稍大或者稍小，通过晶格常数的差异，在外延的过程中向CMOS器件的沟道区引入应力。本专利技术的有益效果体现在(I)由于稀土氧化物的晶格常数随稀土氧化物中稀土元素的种类和组分而变化，故可以根据源漏区和沟道区的材料的晶格常数，通过调节稀土氧化物的种类和组分，在源漏区和沟道区引入所需类型和大小的应力；(2)由于作为应力源的稀土氧化物为晶体生长所得，因此相对于传统的应力引入方式，对沟道区引入的应力更大，对器件迁移率的提升更为显著和有效；(3)利用稀土氧化物的晶体特性，以晶体生长取代传统的源漏区掺入替位式元素或生长应力帽层的应力引入方式，极大地简化了工艺流程。本专利技术附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。附图说明本专利技术上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中图I为本专利技术实施例的半导体结构的示意图；图2为本专利技术实施例的半导体结构的形成方法的流程图； 图3-4为本专利技术实施例的半导体结构的形成方法的中间步骤的结构示意图。具体实施例方式下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能解释为对本专利技术的限制。在本专利技术的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底” “内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。图I所示为本专利技术实施例的半导体结构的示意图。如图I所示，该半导体结构包括半导体衬底100 ;形成在半导体衬底100上的稀土氧化物层200 ;形成在稀土氧化物层200上的沟道区300以及形成在沟道区300两侧的源区400和漏区500。在本专利技术实施例中，半导体衬底100的材料包括单晶Si、单晶Ge、任意组分的SiGe、I本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括 半导体衬底； 形成在所述半导体衬底上的稀土氧化物层；和 形成在所述稀土氧化物层上的沟道区以及形成在所述沟道区两侧的源区和漏区； 其中，所述稀土氧化物层的材料的晶格常数a与所述沟道区和或所述源区和漏区的半导体材料的晶格常数b的关系为a=(n±c)b，其中η为整数，c为晶格常数失配率，0〈c ≤ 15%。2.如权利要求I所述的半导体结构，其特征在于，所述稀土氧化物层的厚度不小于5nm。3.如权利要求I所述的半导体结构，其特征在于，所述稀土氧化物层的材料包括(GdhErx)2O3' (GdhNdx)2O3' (EivxNdx)2O3' (EivxLax)2O3' (PivxLax)2O3' (PivxNdx)2O3'(Pr1^xGdx)2O3中的一种或多种的组合，其中X的取值范围为0-1。4.如权利要求I所述的半导体结构，其特征在于，所述稀土氧化物层通过外延生长形成。5.如权利要求I所述的半导体结构，其特征在于，所述源区和漏区以及所述沟道区通过晶体生长的方式形成。6.如权利要求5所述的半导体结构，其特征在于，所述源区和漏区以及所述沟道区的材料包括Si、Ge、任意组分SiGe、III-V族半导体材料和II-VI族半导体材料。7.一种半导体结构的形成方法，其特征在于，包括以下步骤 501:提供半导体衬底； 502:在所述半导体衬底上形成稀土氧化物...

【专利技术属性】
技术研发人员：王巍，王敬，郭磊，
申请(专利权)人：清华大学，
类型：发明
国别省市：