半导体器件制造方法技术

本发明专利技术公开了一种半导体器件制造方法，包括：在衬底上的层间介质层中刻蚀形成多个第一开口；在多个第一开口中形成开口修饰层；刻蚀开口修饰层，直至暴露衬底，形成多个第二开口，其中第二开口的深宽比大于第一开口的深宽比。依照本发明专利技术的半导体器件制造方法，基于传统光刻工艺的条件下制备出较大的氧化硅深孔，然后沉积氮化硅薄膜获得所需要的特征尺寸，并采用独特的碳氟基气体来刻蚀氮化硅深孔，从而获得较高深宽比结构。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路制造领域，更具体地，涉及一种高深宽比氮化硅接触孔制造及刻蚀技术。
技术介绍
接触孔刻蚀是超大规模集成电路的关键技术，随着CMOS进入32nm后的工艺时代，高深宽比孔刻蚀及其填充对器件的良率有相当大的影响。对于先进的存储器而言，深宽比已经达到了 40: I以上的比例，这使得挑战更加巨大。传统的CMOS器件的接触孔刻蚀的介质是二氧化硅，作为另一应用广泛的电介质材料氮化硅，由于其K值及应力较大几乎没有使用其作为层间介质(ILD)层。它主要用于硬掩摸、刻蚀或者CMP的停止层。随着半导体器件的深入发展，在三、五族光电晶体器件中也有了用武之地。对于氧化硅、氮化硅薄膜，一般采用碳氟基气体如CF4、CHF3> CH2F2, CH3F等来刻蚀，而对于氧化硅孔刻蚀为了获得较为陡直的深孔结构，则往往采用高功率、高碳链分子气体如C4F6、C4F8等。氮化硅具有比氧化硅更弱的键能，特性介于氧化硅与硅材料之间。如果需要刻蚀高深宽比的氮化硅孔结构，则要对氟基气体有良好控制，同时，大碳链分子往往会产生较多的聚合物，以获得较陡直的深孔；但又不至于由于深孔内刻蚀抑制剂太多而导致刻蚀停止，则需要氧化性气体O2能有效去除侧壁上的聚合物。另外，随着摩尔定律的持续推进，孔特征尺寸(⑶)已经进入IOOnm的尺寸，如无先进的光刻工艺，直接进行如此小氮化硅孔的制备是不可能的。总之，现有的高深宽比接触孔刻蚀技术存在缺陷，需要进一步提高接触孔刻蚀陡直度以及绝缘介质填充率，确保器件可靠性。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种创新性的接触孔刻蚀方法，提高侧壁陡直度以及深宽比，同时还能提高绝缘介质填充率，最终提高了器件的可靠性。实现本专利技术的上述目的，是通过提供一种，包括:在衬底上的层间介质层中刻蚀形成多个第一开口 ；在多个第一开口中形成开口修饰层；刻蚀开口修饰层，直至暴露衬底，形成多个第二开口，其中第二开口的深宽比大于第一开口的深宽比。其中，层间介质层包括氧化硅、氮化硅、低k材料及其组合。其中，开口修饰层包括氮化硅。其中，采用LPCVD、PECVD沉积形成开口修饰层。其中，采用等离子体干法刻蚀来刻蚀开口修饰层，刻蚀气体包括碳氟基气体和氧化性气体。其中，碳氟基气体包括CF4、CHF3> CH3F, CH2F2及其组合。其中，碳氟基气体包括第一类碳氟基气体以及第二类碳氟基气体，第一类碳氟基气体的碳氟比要小于第二类碳氟基气体的碳氟比。其中，第一类碳氟基气体包括CF4、CHF3> CH3F, CH2F2及其组合，第二类碳氟基气体包括C4F6、C4F8及其组合。其中，氧化性气体包括CO、O2及其组合。其中，采用等离子体干法刻蚀来刻蚀层间介质层，刻蚀气体包括C4F6、C4F8及其组入口 ο其中，衬底中和/或衬底上还包括下层结构，多个第一开口和/或多个第二开口暴露下层结构。其中，刻蚀开口修饰层的设备是采用LAM Exelan HPt腔体或者中微半导体PrimoDRIE腔体，并且均采用双射频系统。依照本专利技术的，基于传统光刻工艺的条件下制备出较大的氧化硅深孔，然后沉积氮化硅薄膜获得所需要的特征尺寸，并采用独特的碳氟基气体来刻蚀氮化硅深孔，从而获得较高深宽比结构。【附图说明】以下参照附图来详细说明本专利技术的技术方案，其中:图1至图3为依照本专利技术的各步骤的剖面示意图；以及图4为依照本专利技术的的流程图。【具体实施方式】以下参照附图并结合示意性的实施例来详细说明本专利技术技术方案的特征及其技术效果。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”、“厚”、“薄”等等可用于修饰各种器件结构。这些修饰除非特别说明并非暗示所修饰器件结构的空间、次序或层级关系。参照图4以及图1，在衬底I上的层间介质层3中刻蚀形成多个第一开口 3A。提供衬底1，其可以是体3丨、501、体66、6601、5丨66、66513，也可以是II1-V族或者I1-VI族化合物半导体衬底，例如GaAs、GaN、InP、InSb等等。为了与现有的CMOS工艺兼容以应用于大规模数字集成电路制造，衬底I优选地为体Si或者SOI。采用现有的半导体器件制造工艺(例如CMOS兼容工艺)，在衬底I中和/或衬底I上形成多个下层结构2。其中，下层结构2在MOSFET中可以是源漏区、源漏区上的金属硅化物、或者是栅极，下层结构2在集成电路中也可以是下层互连线(例如多层互连中的下层互连线，或者是接触焊垫)，在存储器阵列中也可以是存储器单元中的MOSFET源端或者漏端、或者单元中的电容等无源器件的电极，或者下层结构2是用于保护其他器件结构的刻蚀停止层(例如后栅工艺中的接触刻蚀停止层CESL，或者多层互连之间的刻蚀停止层)。图1中虽然仅显示了下层结构2形成在衬底I中并且位于衬底I上表面附近，但是实际上下层结构2也可以形成在衬底I上表面之上(例如突出衬底表面的栅极)或者形成在衬底I的下表面中。此外，虽然图1中显示下层结构2为相连的一个整体，但是实际上下层结构2可以依照电路布局需要而划分成多个部分，例如分别代表MOSFET源区和漏区，或者代表不同的布线层。在衬底I上形成层间介质层(ILD) 3。ILD3可以是氧化硅、氮化硅、低k材料及其组合(组合方式可以是堆叠也可以是混杂)，其中低k材料包括但不限于有机低k材料(例如含芳基或者多元环的有机聚合物)、无机低k材料(例如无定形碳氮薄膜、多晶硼氮薄膜、氟硅玻璃、BSG、PSG、BPSG)、多孔低k材料(例如二硅三氧烷(SSQ)基多孔低k材料、多孔二氧化硅、多孔SiOCH、掺C 二氧化硅、掺F多孔无定形碳、多孔金刚石、多孔有机聚合物)。形成ILD3的方法可以是快速热氧化(RTO)、LPCVD、PECVD、HDPCVD、旋涂、喷涂、丝网印刷等等。ILD3的厚度要大于等于需要形成的接触塞或者互连线的厚度。刻蚀ILD3，直至暴露下层结构2，形成多个第一开口 3A。第一开口 3A可以是接触孔(例如MOSFET中的源漏接触孔)，也可以是沟槽(例如多层互连中，对应于大马士革结构中的某一层布线所占据的空间)。其中，第一开口 3A的深宽比优选地大于2.5: 1，并且其宽度要大于最终需要形成的实际开口宽度。例如第一开口 3A的宽度是180nm，深度是500nm。具体地，对于氧化硅材质的ILD3，可以采用碳氟基气体进行等离子体干法刻蚀，获得较为陡直的并且较高深宽比的开口。碳氟基气体可以是CF4、CHF3、CH2F2、CH3F，并且为了获得更高深宽比的陡直开口，碳氟基气体优选地是高功率、高碳链分子气体如C4F6、C4F8等。由于C4F6、C4F8等气体的基碳氟比较高，除了作为刻蚀性气体，更重要的在于其能够产生较多的硅氧碳氟聚合物薄膜，沉积在孔洞侧壁及底部，从而对氧化硅等材质的ILD3形成各向异性刻蚀。参照图4以及图2，在多个第一开口 3A中形成开口修饰层4。开口修饰层4的材质不同于衬底I以及ILD3，例如是氮化硅，用于修饰开口的陡直侧壁以及调整开口的深宽t匕。形成开口修饰层4的方法可以是LPCVD、PECVD、HDPCVD等，并且优选LPCVD。开口修饰层4的厚度依照第一开口 3A的宽度与最终需要的第二开口 3B (本文档来自技高网...

【技术保护点】
一种半导体器件制造方法，包括：在衬底上的层间介质层中刻蚀形成多个第一开口；在多个第一开口中形成开口修饰层；刻蚀开口修饰层，直至暴露衬底，形成多个第二开口，其中第二开口的深宽比大于第一开口的深宽比。

【技术特征摘要】
1.一种半导体器件制造方法，包括: 在衬底上的层间介质层中刻蚀形成多个第一开口； 在多个第一开口中形成开口修饰层； 刻蚀开口修饰层，直至暴露衬底，形成多个第二开口，其中第二开口的深宽比大于第一开口的深宽比。2.如权利要求1的半导体器件制造方法，其中，层间介质层包括氧化硅、氮化硅、低k材料及其组合。3.如权利要求1的半导体器件制造方法，其中，开口修饰层包括氮化硅。4.如权利要求1的半导体器件制造方法，其中，采用LPCVD、PECVD沉积形成开口修饰层。5.如权利要求1的半导体器件制造方法，其中，采用等离子体干法刻蚀来刻蚀开口修饰层，刻蚀气体包括碳氟基气体和氧化性气体。6.如权利要求5的半导体器件制造方法，其中，碳氟基气体包括CF4、CHF3>CH3F, CH2F2及其组合。7.如权利要求5的半导体器件制造方法，其中，碳氟基气体...

【专利技术属性】
技术研发人员：孟令款，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：