半导体器件制造技术

本实用新型专利技术公开了一种半导体器件。所述器件具有分离沟槽栅结构。该分离沟槽栅结构包括一个屏蔽电极和两个栅电极，其中屏蔽电极的大部分位于栅电极之下，屏蔽电极的剩余部分位于两个栅电极之间，延伸到器件的顶面。该器件进一步包括源金属层，在器件顶面与初始层，阱区，源区和屏蔽电极接触，其中源金属层与初始层的接触形成了集成的肖特基二极管。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
半导体器件
本技术涉及半导体器件领域，特别是涉及半导体功率器件。
技术介绍
随着电子技术的不断发展，反相放大器电路被广泛应用于电子设备中。通常，反相放大器电路会受到密勒效应的影响。密勒效应与反相放大器电路的等效输入电容有关。当反相放大器的输入端和输出端之间存在电容时，由于放大器的放大作用，等效输入电容在输出端会被放大1+Av倍，其中Av为放大器的增益。该效应的存在会使放大器的高频性能恶化。分离沟槽栅金属氧化物半导体场效应管被设计出来，用于减轻密勒效应的影响。如图1所示，分离沟槽栅MOSFET器件10通常在栅区结构中包含两个电极。第一电极为MOSFET栅电极101，用于控制MOSFET器件中沟道的建立，第二电极为屏蔽电极102，用于降低漏区103和栅电极101之间的电容Cgd。然而，由于屏蔽电极102通常会延伸到器件表面并在位于器件边缘的终止区与接触垫110相连。由于通常接触垫110的面积较大，MOSFET器件10可能会占据很大的晶片面积，同时屏蔽电极102的存在亦可产生较大的串联电阻，使得MOSFET的安全工作区(SOA)受限。
技术实现思路
针对现有技术中的一个或多个问题，本技术提供了一种集成肖特基二极管的半导体器件。在本技术的一个方面，提出了一种半导体器件，具有顶面和底面，其特征在于，所述半导体器件包含:半导体初始层，所述半导体初始层具有第一导电类型；阱区，形成于所述半导体初始层的一部分之上，所述阱区具有第二导电类型，所述阱区包含至少两个阱区部分，所述半导体初始层的一部分位于所述两个阱区部分之间并延伸到所述器件顶面；分离沟槽栅结构，包含一个屏蔽电极和两个栅电极，其中所述屏蔽电极的大部分位于两个栅电极的下方，所述屏蔽电极的剩余部分位于两个栅电极之间并延伸到所述器件顶面；源区，形成于阱区之内，所述源区紧靠所述分离沟槽栅结构，所述源区具有第一导电类型；和源金属层，在所述器件顶面与所述初始层，所述阱区，所述屏蔽电极和所述源区接触，其中所述源金属层与所述初始层在所述器件顶面接触形成一肖特基二极管。在本技术的一个实施例中，所述源金属层与位于所述器件顶面的所述初始层、所述阱区、所述屏蔽电极以及所述源区完全接触。在本技术的一个实施例中，所述半导体器件具有连续结构，所述连续结构在水平面上沿着垂直于分离沟槽栅结构走向的延伸方向复制，其中每个所述分离沟槽栅结构在所述延伸方向上位于相邻两个所述阱区之间。在本技术的一个实施例中，每个所述肖特基二极管在所述延伸方向上位于相邻两个所述分离沟槽栅结构之间。在本技术的一个实施例中，所述肖特基二极管位于所述两个阱区部分之间。在本技术的另一方面，提出了一种半导体器件，具有顶面和底面，其特征在于所述半导体器件包含:分离沟槽栅金属氧化物半导体场效应管，所述分离沟槽栅金属氧化物半导体场效应管包含漏区、源区、体区、分离沟槽栅结构和源金属层，其中所述分离沟槽栅结构具有一个屏蔽电极和两个栅电极，所述屏蔽电极的一部分位于所述两个屏蔽电极之间延伸到所述器件顶面，所述源金属层在所述顶面与所述源区、体区和屏蔽电极接触；以及肖特基二极管，形成于所述分离沟槽栅金属氧化物半导体场效应管旁，其中所述肖特基二极管的阳极由所述源金属层的一部分构成。在本技术的一个实施例中，所述半导体器件具有连续结构，其中所述连续结构在水平面上沿着垂直于分离沟槽栅结构走向的延伸方向复制，所述分离沟槽栅结构在所述延伸方向上位于两个相邻的体区之间。在本技术的一个实施例中，所述体区包含两个体区部分，其中在水平面上，所述肖特基二极管在沿分离沟槽栅结构的走向上位于两个所述体区部分之间，所述肖特基二极管在所述延伸方向上位于相邻两个所述分离沟槽栅结构之间。在本技术的一个实施例中，所述分离沟槽栅结构进一步包含绝缘材料层，所述分离沟槽栅结构的侧墙和底部被所述绝缘材料层所覆盖，所述屏蔽电极和所述栅电极被所述绝缘材料层相互隔开。利用本技术的实施例，可有效避免现有技术中分离沟槽栅MOSFET器件存在的占用面积过大的问题，扩大器件的安全工作区，减小寄生电阻，以及提升器件的反向性倉泛。【附图说明】下列附图涉及有关本技术非限制性和非穷举性的实施例的描述。除非另有说明，否则同样的数字和符号在整个附图中代表同样或相似的部分。附图无需按比例画出。另夕卜，图中所示相关部分尺寸可能不同于说明书中叙述的尺寸。为更好地理解本技术，下述细节描述以及附图将被提供以作为参考。图1示出了现有技术中一个分离沟槽栅MOSFET器件10的横截面示意图；图2示出了依据本技术一个实施例的集成肖特基二极管的分离沟槽栅MOSFET器件20的立体三维示意图；图3示出了依据本技术一个实施例的集成肖特基二极管的分离沟槽栅MOSFET器件20的版图示意图；图4为依据本技术一个实施例的具有连续结构的分离沟槽栅MOSFET器件40的立体三维示意图；图5为依据本技术一个实施例的分离沟槽栅MOSFET器件40在图4所示的剖线Yl上的横截面示意图；图6为依据本技术一个实施例的分离沟槽栅MOSFET器件40在图4所示的剖线Xl上的横截面示意图；图7为依据本技术一个实施例的集成肖特基二极管21的分离沟槽栅MOSFET器件40在图4所示的剖线Y2上的横截面示意图；图8为依据本技术一个实施例的集成肖特基二极管21的分离沟槽栅MOSFET器件40在图4所示的剖线X2上的横截面示意图；不同附图中相同的标记表示相同或相似的特征。【具体实施方式】下面将详细描述本技术的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本技术。在以下描述中，为了提供对本技术的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是:不必采用这些特定细节来实行本技术。在其他实例中，为了避免混淆本技术，未具体描述公知的电路、材料或方法。本领域内具有一般水平的技术人员能够理解，尽管下文中的实施例为说明之目的对半导体材料标明了具体的导电类型，然而在本技术其它实施例中，所述的半导体材料可以具有相反的导电类型。在下文中，“ + ”和用于描述特定区域的相对掺杂浓度。然而，这些符号并非为了限制这些区域的绝对掺杂浓度范围或者其它方面的属性。例如，具有η+或者η-标示的掺杂区也可以被认为是η型掺杂区。图2示出了依据本技术一个实施例的集成肖特基二极管的分离沟槽栅MOSFET器件20的立体三维示意图。分离沟槽栅MOSFET器件20包含一层初始层。在图2所示的实施例中，该初始层包含位于底面20Β的作为漏区的半导体衬底层201和形成于半导体衬底层201之上的N型半导体外延层202。在其它实施例中，初始层可能仅包含半导体衬底层201。P型阱区(P阱)203形成于一部分初始层之上，作为分离沟槽栅MOSFET器件20的体区。在图示实施例中，P阱203包含两个部分203Α和203Β。在其它实施例中，P阱203可能包含两个以上的P阱部分。初始层的一部分位于两个P阱部分203Α和203Β之间，并延伸到分离沟槽栅MOSFET器件20的顶面20Α。位于顶面20Α的这一部分初始层被定义为肖特基接触区211。沟槽205穿过P阱区203伸入到本文档来自技高网...

【技术保护点】
一种半导体器件，具有顶面和底面，其特征在于，所述半导体器件包含：?半导体初始层，所述半导体初始层具有第一导电类型；?阱区，形成于所述半导体初始层的一部分之上，所述阱区具有第二导电类型，所述阱区包含至少两个阱区部分，所述半导体初始层的一部分位于所述两个阱区部分之间并延伸到所述器件顶面；?分离沟槽栅结构，包含一个屏蔽电极和两个栅电极，其中所述屏蔽电极的大部分位于两个栅电极的下方，所述屏蔽电极的剩余部分位于两个栅电极之间并延伸到所述器件顶面；?源区，形成于阱区之内，所述源区紧靠所述分离沟槽栅结构，所述源区具有第一导电类型；和?源金属层，在所述器件顶面与所述初始层、所述阱区、所述屏蔽电极和所述源区接触，其中所述源金属层与所述初始层在所述器件顶面接触形成一肖特基二极管。

【技术特征摘要】
2012.06.12 US 13/494,5721.一种半导体器件，具有顶面和底面，其特征在于，所述半导体器件包含: 半导体初始层，所述半导体初始层具有第一导电类型； 阱区，形成于所述半导体初始层的一部分之上，所述阱区具有第二导电类型，所述阱区包含至少两个阱区部分，所述半导体初始层的一部分位于所述两个阱区部分之间并延伸到所述器件顶面； 分离沟槽栅结构，包含一个屏蔽电极和两个栅电极，其中所述屏蔽电极的大部分位于两个栅电极的下方，所述屏蔽电极的剩余部分位于两个栅电极之间并延伸到所述器件顶面； 源区，形成于阱区之内，所述源区紧靠所述分离沟槽栅结构，所述源区具有第一导电类型；和 源金属层，在所述器件顶面与所述初始层、所述阱区、所述屏蔽电极和所述源区接触，其中所述源金属层与所述初始层在所述器件顶面接触形成一肖特基二极管。2.如权利要求1所述的半导体器件，其特征在于，所述源金属层与位于所述器件顶面的所述初始层、所述阱区、所述屏蔽电极以及所述源区完全接触。3.如权利要求1所述的半导体器件，其特征在于，所述分离沟槽栅结构进一步包括绝缘材料层，其中所述分离沟槽栅结构的侧墙和底部覆盖所述绝缘材料层，所述屏蔽电极和所述两个栅电极被所述绝缘材料层相互隔离。4.如权利要求1所述的半导体器件，其特征在于，所述半导体器件具有连续结构，所述连续结构在水平面上沿着垂直于分离沟槽栅结构走向的延伸方向复制，其中每个所述分离沟槽栅结构 在所述延伸方向上位于相邻两个所述阱区之间。5.如权利要求4所述的半导体器件，其特征在于，每个所述肖特基二极管在所述延伸方向上位于相邻两个所述分离沟槽栅结构之间...

【专利技术属性】
技术研发人员：李铁生，马荣耀，张磊，
申请(专利权)人：成都芯源系统有限公司，
类型：实用新型
国别省市：