绝缘栅双极型晶体管制造技术

本实用新型专利技术提供一种绝缘栅双极型晶体管，包括集电极、栅电极、发射极及半导体本体，该半导体本体包括：体区，具有第一导电类型；源区，具有与第一导电类型不同的第二导电类型，与体区形成第一pn结；漂移区，具有第二导电类型并位于体区的与发射极侧相反的一侧且与体区形成第二pn结；至少一个第一沟槽，形成在半导体本体表面上延伸至漂移区且与栅电极接触，至少一个第一沟槽具有第一沟槽部分和第二沟槽部分，第一沟槽部分具有第一宽度第二沟槽部分具有与第一宽度不同的第二宽度；至少一个第二沟槽形成在半导体本体表面上延伸至漂移区且与发射极接触。通过将多个沟槽中一些接触发射极而非栅电极可降低栅极-发射极电容并增加发射极-集电极电容。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
绝缘栅双极型晶体管
本技术涉及一种半导体器件，更具体地，涉及一种绝缘栅双极型晶体管。
技术介绍
绝缘栅双极型晶体管(IGBT:1nsulated Gate Bipolar Transistor)是由金属氧化物半导体场效应晶体管(MOSFET:Metal-0xide-Semiconductor Field-EffectTransistor)和双极型晶体管(BJT:Bipolar Junction Transistor)复合而成的半导体器件，其兼具这两种器件的优点，既具有MOSFET的驱动功率小和开关速度快的优点，又具有BJT的通态压降低且电流能力大的优点。因此，近年来IGBT已经广泛应用于诸如交流电机、变频器、开关电源、照明电路、牵引传动等需要进行电力转换的领域。图1示出了现有的IGBT的一个实例。如图1所示，IGBT10被示出为具有沟槽栅场终止型结构，其包括顺次层叠的P型集电区ll、n型场终止区12、n-型漂移区13、p型基区14以及η+型源区15，以及形成在η-型漂移区13、ρ型基区14以及η+型源区15中的栅极16和栅氧化层17。进一步地，在图1所示的IGBT10中，栅极16包括具有均匀截面宽度的上部栅极161以及截面宽度大于上部栅极161的截面宽度的下部栅极162。这种结构可被称为局部窄台(PNM:Partially Narrow Mesa)结构。在 Masakiyo Sumitomo 等人发表于 2012 年第 24届国际功率半导体器件与功率集成电路会议(ISPSD:1nternational Symposium on PowerSemiconductor Devices and IC)的论文 “Low Loss IGBT with Partially Narrow MesaStructure (PNM-1GBT) ”以及美国专利第US7800187B2号中记载了具有类似结构的IGBT。通过形成如图1中虚线框所示的局部窄台结构(两个相邻沟槽栅之间的基区被窄化)，能够在确保不减小金属-半导体接触面积的情况下减小台面宽度(两个相邻沟槽栅之间的基区的宽度)，从而IGBT10的饱和电压显著降低，并且通态电压和关断损耗之间也能获得良好权衡。在IGBT的所谓的“局部窄台(PW)”的主动区中，通过多晶硅填充的沟槽的底部之间的局部窄台这一几何结构，增强了靠近该器件顶部的载流子浓度。该多晶硅沟槽与IGBT的栅极端子接触，确保当相对于发射极的正电压施加到栅极时，在P型基区中形成η导通沟道。PNM-1GBT的特征在于窄台，换言之，其特征在于多晶硅填充沟槽的高密度。考虑到该器件的电容，容易地认识到，由于窄台这一几何特征，栅极-集电极电容相比于发射极-集电极电容显著增加。因此，转移电容(其由栅极-集电极电容给出)与输入电容(其由栅极-集电极电容与栅极-发射极电容之和给出)的比率随着沟槽的底部之间的台的窄化而增加，并且转移电容与输出电容(其由栅极-集电极和发射极-集电极电容之和给出)的比率也增力卩。这增加了栅极电荷，并且增加了栅极驱动功率。此外，在栅极和发射极之间存在不可忽略的欧姆阻抗(即，栅极驱动电路的阻抗)时，较大的转移电容导致器件在桥接配置至更易于遭受寄生导通。向器件施加较大的dU/dt将使栅极电势和发射极电势分离，进 而导致该器件的寄生导通，这增加了总损耗并且给器件增加了不必要的负担。
技术实现思路
鉴于上述问题，期望提供一种能够优化PNM-1GBT电容的IGBT器件。根据本技术的一个实施方式，提供了一种绝缘栅双极型晶体管(20，30，40，50)，包括集电极(C)、栅电极(32)、发射极(29)以及半导体本体(31)，其特征在于，所述半导体本体(31)包括:体区(24)，具有第一导电类型；源区(25)，具有与所述第一导电类型不同的第二导电类型，并且与所述体区(24)形成第一 pn结；漂移区(23)，具有所述第二导电类型，并位于所述体区(24)的与所述发射极侧相反的一侧并且与所述体区(24)形成第二 pn结；至少一个第一沟槽(26a, 26c),形成在所述半导体本体(31)的表面上，延伸至所述漂移区(23)并且与所述栅电极(32)接触，并且其中，所述至少一个第一沟槽(26a，26c)具有第一沟槽部分(261a，261c)和第二沟槽部分(262a，262c)，所述第一沟槽部分(261a，261c)具有第一宽度，所述第二沟槽部分(262a，262c)具有与所述第一宽度不同的第二宽度；以及至少一个第二沟槽(26b，26d)，形成在所述半导体本体(31)的表面上，延伸至所述漂移区(23)并且与所述发射极(29)接触。优选地，所述至少一个第二沟槽(26b，26d)包括:第一部分(261b，261d)，具有所述第一宽度；以及第二部分(262b，262d)，具有所述第二宽度。优选地，在所述绝缘栅双极型晶体管(30)的垂直方向上，所述第二沟槽部分(262a，262b，262c，262d)布置在所述第一沟槽部分(261a，261b，261c，261d)下方，并且其中，在所述绝缘栅双极型晶体管(20，30，40，50)的横向方向上，所述第二宽度大于所述第一览度。优选地，沿着所述第一沟槽部分(261a，261b，261c, 261d)，所述第一沟槽部分的所述第一宽度一致。优选地，所述至少一个第一沟槽和所述至少一个第二沟槽都包括将电极(26)至少与所述源区(25)以及所述体区(24，34)电绝缘的绝缘层(27)。优选地，所述第一沟槽部分(261a，261b，261c, 261d)邻近所述体区(24)，所述第二沟槽部分(262a，262b，262c，262d)邻近所述体区(24)和所述漂移区(23)。优选地，所述第一沟槽部分(261a，261b，261c, 261d)邻近所述体区(24)和所述漂移区(23)，所述第二沟槽部分(262a，262b，262c，262d)邻近所述体区(24)。优选地，所述至少一个第一沟槽和所述至少一个第二沟槽在所述漂移区(23)中延伸至相同深度。优选地,所述至少一个第一沟槽(26a, 26c)和所述至少一个第二沟槽(26b, 26d)在所述半导体本体(31)的水平延伸方向上交替布置。优选地，多个所述第一沟槽(26a, 26c ;46a)和多个所述第二沟槽(26b, 26d ;46b)在所述半导体本体(31)的水平延伸方向上按照1:1的数量比例进行布置。优选地，所述第一沟槽(26a，26c ；46a)的数量大于所述第二沟槽(26b，26d ；46b)的数量。优选地，所述第一沟槽(26a，26c ；46a)的数量小于所述第二沟槽(26b，26d ；46b)的数量。优选地，所述至少一个第一沟槽(26a, 26c)和所述至少一个第二沟槽(26b, 26d)是多晶硅填充沟槽。优选地，在多晶硅与所述至少一个第一沟槽(26a，26c)以及所述至少一个第二沟槽(26b,26d)的侧壁之间以及在多晶娃与所述至少一个第一沟槽(26a, 26c)以及所述至少一个第二沟槽(26b，26d)的底之间形成电介质层(27)。优选地，进一步包括:形成在所述半导体本体的表面上并且至少部分地位于所述源区(25)的凹本文档来自技高网...

【技术保护点】
一种绝缘栅双极型晶体管（20,30,40,50），包括集电极（C）、栅电极（32）、发射极（29）以及半导体本体（31），其特征在于，所述半导体本体（31）包括：?体区（24），具有第一导电类型；?源区（25），具有与所述第一导电类型不同的第二导电类型，并且与所述体区（24）形成第一pn结；?漂移区（23），具有所述第二导电类型，并位于所述体区（24）的与所述发射极侧相反的一侧并且与所述体区（24）形成第二pn结；?至少一个第一沟槽（26a，26c），形成在所述半导体本体（31）的表面上，延伸至所述漂移区（23）并且与所述栅电极（32）接触，并且其中，所述至少一个第一沟槽（26a，26c）具有第一沟槽部分（261a，261c）和第二沟槽部分（262a，262c），所述第一沟槽部分（261a，261c）具有第一宽度，所述第二沟槽部分（262a，262c）具有与所述第一宽度不同的第二宽度；以及?至少一个第二沟槽（26b，26d），形成在所述半导体本体（31）的表面上，延伸至所述漂移区（23）并且与所述发射极（29）接触。

【技术特征摘要】
1.一种绝缘栅双极型晶体管(20，30，40，50)，包括集电极(C)、栅电极(32)、发射极(29)以及半导体本体(31)，其特征在于，所述半导体本体(31)包括: 体区(24)，具有第一导电类型； 源区(25)，具有与所述第一导电类型不同的第二导电类型，并且与所述体区(24)形成第一 pn结； 漂移区(23)，具有所述第二导电类型，并位于所述体区(24)的与所述发射极侧相反的一侧并且与所述体区(24)形成第二 pn结； 至少一个第一沟槽(26a, 26c),形成在所述半导体本体(31)的表面上,延伸至所述漂移区(23)并且与所述栅电极(32)接触，并且其中，所述至少一个第一沟槽(26a，26c)具有第一沟槽部分(261a，261c)和第二沟槽部分(262a，262c)，所述第一沟槽部分(261a，261c)具有第一宽度，所述第二沟槽部分(262a，262c)具有与所述第一宽度不同的第二宽度；以及 至少一个第二沟槽(26b，26d)，形成在所述半导体本体(31)的表面上，延伸至所述漂移区(23 )并且与所述发射极(29 )接触。2.根据权利要求1所述的绝缘栅双极型晶体管(20，30，40，50)，其特征在于，所述至少一个第二沟槽(26b，26d)包括: 第一部分(261b, 261d),具有所述第一宽度；以及 第二部分(262b，262d)，具有所述第二宽度。3.根据权利要求2所述的绝缘栅双极型晶体管(20，30，40，50)，其特征在于，在所述绝缘栅双极型晶体管(30)的垂直方向上，所述第二沟槽部分(262a，262b，262c, 262d)布置在所述第一沟槽部分(261a，261b，261c, 261d)下方，并且其中，在所述绝缘栅双极型晶体管(20,30,40,50)的横向方向上,所述第二宽度大于所述第一宽度。4.根据权利要求1至3中任一项所述的绝缘栅双极型晶体管(20，30，40，50)，其特征在于，沿着所述第一沟槽部分(261a，261b，261c，261d)，所述第一沟槽部分的所述第一宽度—致。5.根据权利要求1至3中任一项所述的绝缘栅双极型晶体管(20，30，40，50)，其特征在于，所述至少一个第一沟槽和所述至少一个第二沟槽都包括将电极(26)至少与所述源区(25)以及所述体区(24，34)电绝缘的绝缘层(27)。6.根据权利要求1至3中任一项所述的绝缘栅双极型晶体管(20，30，40，50)，其特征在于，所述第一沟槽部分(261a，261b，261c, 261d)邻近所述体区(24)，所述第二沟槽部分(262a，262b，262c，262d)邻近所述体区(24)和所述漂移区(23)。7.根据权利要求1至3中任一项所述的绝缘栅双极型晶体管(20，30，40，50)，其特征在于，所述第一沟槽部分(261a，261b，261c，261d)邻近所述体区(24)和所述漂移区(23)，所述第二沟槽部分(262a，262b，262c，262d)邻近所述体区(24)。8.根据权利要求1至3中任一项所述的绝缘栅双极型晶体管(20，30，40，50)，其特征在于，所述至少一...

【专利技术属性】
技术研发人员：霍尔格·豪斯肯，汉斯约阿希姆·舒尔茨，弗兰克·普菲尔什，
申请(专利权)人：英飞凌科技股份有限公司，
类型：实用新型
国别省市：