包括叠层的电气器件封装以及其制造方法技术

本发明专利技术公开了包括叠层的电气器件以及其制造方法。实施方式包括：第一载体触点、第一电气元件，所述第一电气元件具有第一顶面和第一底面，所述第一电气元件包括设置在第一顶面上的第一元件触点，所述第一底面连接至载体；以及包含有所述第二电气元件和互连件的嵌入式系统，所述嵌入式系统具有系统顶面和系统底面，其中，所述系统底面包括第一系统触点和第二系统触点，并且其中第一系统触点连接至所述第一部件触点而第二系统触点连接至所述第一载体触点。该封装器件进一步包括用于封装第一电气元件的密封物。

【技术实现步骤摘要】
包括叠层的电气器件封装以及其制造方法
本专利技术主要涉及封装电气器件，具体地，涉及一种封装功率半导体器件，该半导体期间包括作为连接夹的层压封装件。
技术介绍
向更小、更薄、更轻、更低廉的电子系统提供具有缩减功率消耗、更多不同功能和提高了可靠性的必要性推动了所有相关
内的技术革新的潮流。这对于装配和封装领域也是成立的，这些领域提供保护外壳，用以屏蔽外界的机械和热影响、以及化学或辐射引起的侵袭。
技术实现思路
根据实施方式，封装器件包括：载体，包括第一载体触点；第一电气元件，具有第一顶面和第一底面，第一电气元件包括设置在第一顶面上的第一元件触点，第一底面连接至载体；以及包括第二电气元件和互连件的嵌入式系统，该嵌入式系统具有系统顶面和系统底面，其中，该系统底面包括第一系统触点和第二系统触点，其中，第一系统触点连接至所述第一元件触点，第二系统触点连接至所述第一载体触点。该封装器件进一步括密封第一电气元件的密封剂。根据实施方式，封装半导体器件包括：引线框，包括第一引线、第二引线、第三引线和第四引线。该封装半导体器件进一步包括：第一半导体器件和层压封装件，该第一半导体器件包括第一顶面和第一底面，该第一半导体期间包括设置在第一顶面上的第一器件触点和第二器件触点和设置在第一底面上的第三器件触点，所述层压封装件包括互连件和第二半导体器件，所述层压封装件具有顶封装面和底封装面，其中，所述第一封装触点和第二封装触点设置在底封装面上，并且其中，第三封装触点和第四封装触点设置在顶封装面上，第一封装触点和第二封装触点由互连元件连接。所述封装半导体器件最后包括第一配线或导电夹、第二配线或导电夹、第三配线或导电夹、以及密封第一半导体器件的密封剂，其中，所述第一封装触点连接至所述第一引线，其中所述第二封装触点连接至所述第一器件触点，其中，所述第三封装触点经由所述第一配线或导电夹连接至所述第三引线，其中，所述第四封装触点经由所述第二引线或导电夹连接至所述第四引线，其中，所述第二器件触点经由所述第三配线或导电夹连接至所述第二引线。根据实施方式，所述封装半导体器件包括引线框和第一半导体器件，其中，所述引线框包括第一引线、第二引线和第三引线，并且第一半导体器件包括第一顶面和第一底面，所述第一半导体器件进一步包括：设置在第一顶面上的第一装置触点和第二装置触点，以及设置在第一底面上的第三装置触点。所述封装半导体器件进一步包括层压封装件，所述层压封装件包括互连件和第二半导体器件，所述层压封装件具有顶封装面和底封装面，其中，第一封装触点、第二封装触点和第三封装触点设置在底封装面上。封装半导体器件最后包括：第一引线或导电夹以及第二引线或导电夹，其中，第一封装触点连接至所述第一导线，其中，所述第二封装触点连接至所述第一器件触点，其中，所述第三封装触点经由所述第一引线或导电夹连接至所述第二引线，并且其中，所述第二器件触点经由所述第二引线或导电夹连接至所述第三引线。根据实施方式，所述制造封装电气元件的方法包括：将具有第一底面的第一电气元件放置在载体上，所述第一底面与第一顶面相对，所述第一电气元件在第一顶面上具有第一元件触点。所述方法进一步包括：通过设置在层压封装件的底面侧的第一封装触点和第二封装触点将载体的第一载体触点电连接至第一电气元件的第一元件触点，以及密封第一电气元件。其中，层压封装件包括第二电气元件。附图说明为了更透彻地理解本专利技术及其优点，现在结合附图参照下文描述，其中：图1示出半桥电路的示意图；图2示出互连至半桥电路的两个功率半导体器件的传统系统；图3a和图3b示出了互连至半桥电路的两个功率半导体器件的另一个传统系统；图4示出如何将包括第一器件的封装电气器件与嵌入有第二电气器件的层压封装夹相连接的实施方式的截面图；图5a和图5b示出包括第一器件和嵌入有第二电气器件的层压封装夹的封装电气器件的实施方式的截面图和顶视图；图6a和图6b示出包括第一器件和嵌入有第二电气器件的层压封装夹的封装电气器件的另一实施方式的截面图和顶视图；图7a和图7b示出包括第一器件和嵌入有第二电气器件的层压封装夹的封装电气器件的又一实施方式的截面图和顶视图；图8a和图8b示出包括第一器件和嵌入有第二电气器件的层压封装夹的封装电气器件的再一实施方式的截面图和顶视图；图8c示出包括第一器件和嵌入有第二电气器件的层压封装夹的封装电气器件的实施方式的截面图，其中，所述第一器件密封在层压封装中；以及图9是示出包括层压封装夹的封装电气器件的制造方法的实施方式。具体实施方式以下详细讨论当前优选实施方式的制造和使用。然而，应当理解的是，本专利技术提供许多能够概括在具体上下文中的可应用的专利技术构思。所讨论的具体的实施方式仅仅用于说明用于制造和使用本专利技术的具体方法，并不限制本专利技术的范围。本专利技术的实施方式将在特定上下文中，即作为包括两个功率半导体晶体管的封装半桥电路进行描述。然而，本专利技术实施方式也可应用于其他器件类型的电路和器件，诸如逻辑或存储器件、光电器件、MEMES、传感器或集成电路。图1至图3示出了使用功率半导体晶体管的传统半桥电路布置。图1示出半桥电路的示例性示意图，该半桥电路包括串联连接的具有高边功率开关(HSS)103的第一半导体器件101和具有低边功率开关(LSS)104的第二半导体器件102。半桥电路包括连接到功率开关103、104的源极、栅极和漏极触点的终端触点132、134、142、144、152、154。功率开关103、104的开关由施加到栅极触点142、144的电压控制。半桥电路通常不集成到一个基板上，因为相应的占地面积过大。相反，半桥电路的单独功率开关是独立器件，这些独立器件一起封装在单个封装内。图2是示出了这种传统半桥电路的截面图。半桥电路200包括设置在引线框212上的第一功率开关201，其中开关201机械地且电气地连接至引线框212。引线框212包括引线214、216、218、219。半桥电路进一步包括设置在第一功率开关201上的第二功率开关202。连接层240提供第一功率开关201和第二功率开关202之间的机械连接和电连接。第一功率开关201和第二功率开关202通过配线282、284、286、288电连接至引线214、216、218、219。图3a和图3b示出了另一个传统半桥电路。两个功率开关301、302串联连接。两个功率开关301、302通过配线和夹子(clip)的组合连接至引线。夹子382、392将功率器件301、302与引线316、318相连接，配线384、394将功率器件301、302与引线314、319相连接。使用夹子282、292而不是焊线减少了系统的电阻率，因为与焊线相比，夹子具有相当大的横截面。传统的封装电气器件共同的问题是封装的尺寸。本专利技术实施方式提供层压封装件作为第一电气元件的元件触点和载体的载体触点之间的电连接元件。第二元件可以嵌入在层压封装件内。层压封装件的封装触点可以经由连接元件连接至另一载体触点。在一实施方式中，在层压封装件包括预浸材料。本专利技术实施方式的优点是使封装和占地面积的尺寸进一步减小。本专利技术实施方式的另一优点进一步减小了互连的总体电路径长度，因为更长的互连会导致电容损耗、电感损耗、高功耗和信号延迟。图4示出在连接件(元件封本文档来自技高网...

【技术保护点】
一种封装器件，包括：载体，包括第一载体触点；第一电气元件，所述第一电气元件具有第一顶面和第一底面，所述第一电气元件包括设置在所述第一顶面上的第一元件触点，所述第一底面连接至所述载体；嵌入式系统，包括第二电气元件和互连件，所述嵌入式系统具有系统顶面和系统底面，其中，所述系统底面包括第一系统触点和第二系统触点，其中，所述第一系统触点连接至所述第一元件触点，所述第二系统触点连接至所述第一载体触点；以及密封物，密封所述第一电气元件。

【技术特征摘要】
2012.07.30 US 13/562,1771.一种封装器件，包括：载体，包括第一载体触点；第一电气元件，所述第一电气元件具有第一顶面和第一底面，所述第一电气元件包括设置在所述第一顶面上的第一元件触点，所述第一底面连接至所述载体；嵌入式系统，包括第二电气元件和互连件，所述嵌入式系统具有系统顶面和系统底面，其中，所述系统底面包括第一系统触点和第二系统触点，其中，所述第一系统触点连接至所述第一元件触点，所述第二系统触点连接至所述第一载体触点；以及密封物，密封所述第一电气元件。2.根据权利要求1所述的封装器件，进一步包括：所述载体，具有第二载体触点；所述第一电气元件，在所述第一顶面上具有第二元件触点；以及第一连接件，连接所述第二元件触点和所述第二载体触点。3.根据权利要求2所述的封装器件，进一步包括：包括元件附接区域的所述载体，以及在所述第一底面具有第三元件触点的所述第一电气元件，其中所述第三元件触点电连接至所述载体的所述元件附接区域。4.根据权利要求3所述的封装器件，其中，所述第一电气元件是第一晶体管，其中，所述第一元件触点是所述第一晶体管的第一源极触点，其中，所述第二元件触点是所述第一晶体管的第一栅极触点，并且其中，所述第三元件触点是所述第一晶体管的第一漏极触点。5.根据权利要求4所述的封装器件，其中，所述第二电气元件是第二晶体管，其中，所述第二晶体管包括第二顶面和第二底面，其中，第二源极触点布置在所述第二底面上，并且其中，第二漏极触点和第二栅极触点布置在所述第二顶面上。6.根据权利要求5所述的封装器件，其中，所述第一源极触点与所述第二源极触点电连接。7.根据权利要求6所述的封装器件，进一步包括：所述载体，具有第三载体触点和第四载体触点；第二连接件；以及第三连接件，其中，所述第二连接件将所述第二栅极触点连接至所述第三载体触点，并且其中，所述第三连接件将所述第二漏极触点连接至所述第四载体触点。8.根据权利要求3所述的封装器件，其中，所述第一电气元件是第一晶体管，其中，所述第一元件触点是所述第一晶体管的第一漏极触点，其中，所述第二元件触点是所述第一晶体管的第一栅极触点，并且其中，所述第三元件触点是所述第一晶体管的第一源极触点。9.根据权利要求8所述的封装器件，其中，所述第二电气元件是第二晶体管，其中，所述第二晶体管包括第二顶面和第二底面，其中，第二源极触点和第二栅极触点布置在所述第二底面上，并且其中，第二漏极触点被布置在所述第二顶面上。10.根据权利要求9所述的封装器件，其中，所述第一漏极触点与所述第二漏极触点电连接。11.根据权利要求10所述的封装器件，进一步包括具有第三载体触点的所述载体，并且进一步包括第二连接件，其中所述第二连接件将所述第二栅极触点连接至所述第三载体触点。12.根据权利要求1所述的封装器件，其中，所述嵌入式系统包括嵌入层压材料中的所述第二电气元件。13.根据权利要求1所述的封装器件，其中，所述载体进一步包括第二载体触点，其中，所述第一电气元件包括在所述第一顶面上的第二元件触点，其中，所述嵌入式系统包括在所述系统底面上的第二系统触点，并且其中，所述第二系统触点电连接至所述第二元件触点，所述第二系统触点电连接至所述第二载体触点。14.一种封装半导体器件，包括：引线框，包括第一引线、第二引线、第三引线和第四引线；第一半导体器件，包括第一顶面和第一底面，所述第一半导体器件包括设置在所述第一顶面上的第一器件触点和第二器件触点以及设置在所述第一底面上的第三器件触点；层压封装件，包括互连件和第二半导体器件，所述层压封装件具有顶封装面和底封装面，其中，第一封装触点和第二封装触点设置在所述底封装面上，并且其中，第三封装触点和第四封装触点设置在所述顶封装面上，所述第一封装触点和所述第二封装触点由所述互连件连接；第一配线或导电夹；第二配...

【专利技术属性】
技术研发人员：约阿希姆·马勒，爱德华·菲尔古特，哈利勒·哈希尼，乔治·迈尔伯格，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：