半导体装置及其制造方法制造方法及图纸

一种半导体装置包括：单元结构；在单元结构的一侧形成的n个第一焊盘结构，并且每个第一焊盘结构被配置成具有台阶形式，其中2n个层形成一个层级；以及在单元结构的另一侧形成的n个第二焊盘结构，每个第二焊盘结构被配置成具有台阶形式，其中2n个层形成一个层级，其中n是1或更大的自然数，并且第一焊盘结构和第二焊盘结构具有高度不同的非对称的台阶形式。

Semiconductor device and method of manufacturing the same

A semiconductor device includes: a cell structure formed on one side of the unit structure; n first pad structure, each of the first pad structure and configured with step form, in which 2n layers form a hierarchy; and on the other side of the unit structure forming n second pad structure, each of the second welding disk structure is configured with a step form, in which 2n layer is formed in a hierarchy, where n is 1 or more natural number, and the first pad structure and the second pad structure with asymmetric step form different height.

【技术实现步骤摘要】
半导体装置及其制造方法相关申请的交叉引用本申请要求在2012年7月10日提交韩国知识产权局的韩国专利申请第10-2012-0074919号的优先权，该申请的整体内容通过引用合并于此。
本公开的实施例涉及一种半导体装置及其制造方法，更具体地，涉及一种包括焊盘结构的三维（3D）半导体装置及其制造方法。
技术介绍
非易失性存储器装置在切断针对该装置的电力供应的情况下仍保存所存储的数据。随着包括在单层硅衬底上制造的包括存储器单元的2D结构存储器装置的集成度接近极限，已提出了3D结构的非易失性存储器装置。3D非易失性存储器装置典型地包括垂直堆叠在硅衬底上的存储器单元。在该3D非易失性存储器装置中，通过向堆叠在衬底上的多个层中的各个字线提供偏压来驱动期望的存储器单元。为了通过向各个字线提供偏压来驱动存储器单元，通过以台阶的方式对在变细区域中形成的字线图案化，针对每个字线形成焊盘单元。此外，耦合到各个字线的接触插塞和金属线被形成为使得可以控制堆叠在多个层中的字线。图1是示出已知的3D非易失性存储器装置的结构的透视图。为了易于描述，在图1中仅图示了单元结构和焊盘结构。如图1中所示，已知的3D非易失性存储器装置包括单元区域CR以及置于单元区域CR两侧的第一和第二变细区域SR1和SR2。置于单元区域CR中的单元结构C包括被配置成在堆叠方向上穿透单元结构C的沟道层CH。在变细区域SR1和SR2中形成焊盘结构P1和P2。每个焊盘结构P1和P2包括台阶形式，其中一个层形成一个层级。为了形成这些焊盘结构。在形成堆叠在多个层中的字线之后，在减少一个掩模图案的同时重复执行刻蚀工艺。在诸如上述结构中，焊盘结构P1和P2被形成为其中一个层形成一个层级的台阶形式。因此，变细区域SR1和SR2变宽，并且存储器装置的集成度的提高受到限制。此外，为了将焊盘结构P1和P2的n个层形成为台阶形式，必须执行n次刻蚀工艺，从而增加了刻蚀工艺的复杂度。
技术实现思路
本公开的一个示例性实施例涉及一种适用于简化的变细工艺的半导体装置及其制造方法。在本公开的一个实施例中，一种半导体装置包括：单元结构；在单元结构的一侧形成的n个第一焊盘结构，每个第一焊盘结构被配置成具有台阶形式，其中2n层形成一个层级；以及在单元结构的另一侧形成的n个第二焊盘结构，每个第二焊盘结构被配置成具有台阶形式，其中2n层形成一个层级，其中n是1或更大的自然数，并且第一焊盘结构和第二焊盘结构具有高度不同的非对称的台阶形式。在本公开的另一实施例中，一种制造半导体装置的方法包括：形成堆叠结构，其中限定单元区域和置于单元区域的相对侧的变细区域；执行主变细工艺，其有选择地刻蚀堆叠结构的变细区域以形成单元结构以及置于单元结构的相对侧的n个第一焊盘结构和n个第二焊盘结构，其中有选择地刻蚀变细区域，使得在第一焊盘结构和第二焊盘结构之间形成台阶；以及执行次变细工艺，其形成掩模图案，通过掩模图案使堆叠结构上的第一焊盘结构和第二焊盘结构的末端暴露，并且将掩模图案用作刻蚀障碍来刻蚀第一焊盘结构和第二焊盘结构的2n个层，使得第一焊盘结构和第二焊盘结构中的每个具有台阶形式，其中2n个层形成一个层级，其中n是1或更大的自然数。附图说明图1是示出已知的3D非易失性存储器装置的结构的透视图；图2是示出根据本公开的一个实施例的半导体装置的结构的透视图；图3A至6B是图示根据本公开的一个实施例的制造半导体装置的方法的视图；图7是示出根据本公开的一个实施例的半导体装置的结构的透视图；图8A至12B是图示根据本公开的一个实施例的制造半导体装置的方法的视图；图13至15是示出已应用本公开的实施例的半导体装置的单元结构的透视图；图16示出了根据本公开的示例实施例的存储器系统的构造；以及图17示出了根据本公开的示例实施例的计算系统的构造。具体实施方式在下文中，将参照附图详细描述本公开的一些示例实施例。附图被提供用于使本领域技术人员理解本公开的实施例的范围。图2是示出根据本公开的一个实施例的半导体装置的结构的透视图。为了易于描述，在图2中仅图示了单元结构和焊盘结构。如图2中所示，根据本公开的一个实施例的半导体装置包括单元结构C以及第一和第二焊盘结构P11至P22。通过有选择地刻蚀一个堆叠结构形成单元结构C以及第一和第二焊盘结构P11至P22。因此，单元结构C以及第一和第二焊盘结构P11至P22以诸如互连的方式形成。在本说明书中，为了易于描述，单元结构C以及第一和第二焊盘结构P11至P22根据它们的区域进行划分和限定。单元结构C在单元区域CR中形成。单元结构C包括交替堆叠的层间绝缘层和传导层。单元结构C可以进一步包括被配置成在堆叠方向上穿透层间绝缘层和传导层的沟道层CH。第一焊盘结构P11和P12置于第一变细区域SR1中并且耦合到单元结构C的一侧。数目n个（例如，n=2）第一焊盘结构P11和P12在第一变细区域SR1中形成。这里，n是1或更大的的自然数。每个第一焊盘结构P11和P12具有台阶形式，其中2n（例如，2n=4）个层可以形成一个层级。然而，在一些实施例中，考虑到可能存在第一和第二焊盘结构P11至P22之间的台阶的本公开的特点，每个焊盘结构P11至P22的最高的层级和最低的层级可以包括少于2n（例如，2n=4）个层的层。第二焊盘结构P21和P22置于第二变细区域SR2中并且耦合到单元结构C的另一侧。例如，第二焊盘结构P21和P22置于单元结构C的与第一焊盘结构P11和P12相对的侧，单元结构C置于它们之间。数目n个（例如，n=2）第二焊盘结构P21和P22在第二变细区域SR2中形成。此外，每个第二焊盘结构P21和P22具有台阶形式，其中2n（例如，2n=4）个层形成一个层级。第一和第二焊盘结构P11至P22的每个层包括层间绝缘层和传导层的堆叠，并且可以包括上层间绝缘层和下传导层，或者上传导层和下层间绝缘层。例如，如果第一和第二焊盘结构P11至P22包括交替堆叠的第一传导层和第一层间绝缘层，并且单元结构C包括交替堆叠的第二传导层和第二层间绝缘层，则可以耦合基本上同一级的第一传导层和第二传导层，并且可以耦合基本上同一级的第一层间绝缘层和第二层间绝缘层。此外，第一和第二焊盘结构P11至P22具有各自的台阶形式，每个台阶形式具有在相对于单元结构C的相反方向上形成的台阶。换言之，每个第一和第二焊盘结构P11至P22具有如下形式：其中在第一方向I-I’上形成台阶，并且第一焊盘结构P11和P12以及第二焊盘结构P21和P22具有在相反方向上形成的台阶。例如，当在从I’到I的方向上观看第一和第二焊盘结构P11至P22时，第一焊盘结构P11和P12的台阶可以上升并且第二焊盘结构P21和P22的台阶可以下降。此外，在第二方向II-II’上彼此相邻的第一焊盘结构P11和P12具有一个层的台阶，并且在第二方向II-II’上彼此相邻的第二焊盘结构P21和P22也具有一个层的台阶。此外，置于单元结构C的相对侧的第一和第二焊盘结构对P12和P21以及置于单元结构C的相对侧的第一和第二焊盘结构对P11和P22中的每个具有n个（例如，n=2）层的台阶。因此，第一焊盘结构P11和P12具有非对称结构，第二焊盘结构P21和P22具有非对称结构，第一焊盘结构本文档来自技高网...

【技术保护点】
一种半导体装置，包括：单元结构；在所述单元结构的一侧形成的n个第一焊盘结构，并且每个第一焊盘结构被配置成具有台阶形式，其中2n个层形成一个层级；以及在所述单元结构的另一侧形成的n个第二焊盘结构，每个第二焊盘结构被配置成具有台阶形式，其中2n个层形成一个层级，其中n是1或更大的自然数，并且所述第一焊盘结构和所述第二焊盘结构具有高度不同的非对称的台阶形式。

【技术特征摘要】
2012.07.10 KR 10-2012-00749191.一种半导体装置，包括：单元结构；n个第一焊盘结构，每个第一焊盘结构具有台阶形式，其中2n个层形成一个层级；以及n个第二焊盘结构，每个第二焊盘结构具有台阶形式，其中2n个层形成一个层级，其中n是1或更大的自然数，所述单元结构位于所述n个第一焊盘结构与所述n个第二焊盘结构之间，并且彼此面对且所述单元结构置于其间的第一焊盘结构和第二焊盘结构关于彼此是非对称的，且具有彼此不同的高度。2.根据权利要求1所述的半导体装置，其中：所述第一焊盘结构中的彼此相邻的第一焊盘结构具有一个层的台阶，所述第二焊盘结构中的彼此相邻的第二焊盘结构具有一个层的台阶，以及彼此面对且置于所述单元结构的相对侧的一对第一焊盘结构和第二焊盘结构具有n个层的台阶。3.根据权利要求1所述的半导体装置，其中所述第一焊盘结构和所述第二焊盘结构被图案化为具有在远离所述单元结构的方向上延伸的台阶的台阶形式，使得所述第一焊盘结构和所述第二焊盘结构中的每个的台阶随着所述第一焊盘结构和所述第二焊盘结构延伸远离所述单元结构而下降。4.根据权利要求1所述的半导体装置，其中所述第一焊盘结构和所述第二焊盘结构的每个层包括第一层间绝缘层和第一传导层。5.根据权利要求4所述的半导体装置，其中：所述单元结构包括交替堆叠的第二层间绝缘层和第二传导层，在基本上同一级形成的所述第一层间绝缘层和所述第二层间绝缘层耦合，以及在基本上同一级形成的所述第一传导层和所述第二传导层耦合。6.根据权利要求1所述的半导体装置，其中所述单元结构包括：第一沟道层，其被配置成穿透所述单元结构；以及至少一层下选择线、多层字线、和至少一层上选择线，它们依次堆叠并且被配置成围绕所述第一沟道层。7.根据权利要求6所述的半导体装置，进一步包括：衬底，所述衬底包括耦合到所述第一沟道层的底部的源极区域。8.根据权利要求6所述的半导体装置，进一步包括：第一源极层，其在所述单元结构下面形成；第二源极层，其在所述第一源极层内形成并且耦合到所述第一沟道层的底部；存储器层，其被配置成围绕所述第二源极层和所述第一沟道层的外表面；以及第三源极层，其分别在所述第二源极层内形成，被配置成穿透所述第二源极层和所述存储器层，并且耦合到所述第一源极层。9.根据权利要求6所述的半导体装置，进一步包括：绝缘层，其在所述单元结构下面形成；第一源极层，其在所述绝缘层内形成并且耦合到所述第一沟道层的底部；第二源极层，其在所述第一源极层内形成；以及存储器层，其被配置成围绕所述第一源极层和所述第一沟道层的外表面。10.一种制造半导体装置的方法，包括：形成堆叠结构，其中限定单元区域和置于所述单元区域的相对侧的变细区域；执行主变细工艺，其有选择地刻蚀所述堆叠结构的变细区域，以形成单元结构以及置于所述单元结构的相对侧的n个第一焊盘结构和n个第二焊盘结构，其中有选择地刻蚀所述变细区域，使得在所述第一焊盘结构和所述第二焊盘结构之间形成台阶；以及执行次变细工艺，其形成掩模图案，通过所述掩模图案使所述堆叠结构上的所述第一焊盘结构和所述第二焊盘结构的末端暴露，并且将所述掩模图案用作刻蚀障碍来刻蚀所述第一焊盘结构和所述第二焊盘结构的2n个层，使得所述第一焊盘结构和所述第二焊盘结构中的每个具有台阶形式，其中2n个层形成一个层级，其中n是1或更大的自然数。11...

【专利技术属性】
技术研发人员：李起洪，皮昇浩，文成益，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：