半导体装置制造方法及图纸

本发明专利技术得到不必增加封装件的尺寸，且不必使特性与可靠性劣化就能够提高输出的半导体装置。封装件（1）内设有输入匹配电路（4）与输出匹配电路（5）。在封装件（1）内，输入匹配电路（4）与输出匹配电路（5）之间设有多个晶体管芯片（6）。各晶体管芯片（6）具备：具有长边与比长边短的短边的四边形的半导体衬底（8）；和半导体衬底（8）上分别设置的栅极电极（9）、漏极电极（10）以及源极电极（11）。栅极电极（9）具备：沿半导体衬底（8）的长边方向排列的多个栅极指（9a）；和共同连接到多个栅极指（9a）并且用电线连接到输入匹配电路（4）的栅极焊盘（9b）。漏极电极（10）用电线连接于输出匹配电路（5）。多个晶体管芯片（6）的半导体衬底（8）的长边，从输入匹配电路（4）向着输出匹配电路（5）的输入输出方向倾斜。

Semiconductor device

The invention obtains a semiconductor device that can increase output without increasing the size of the package without deteriorating the characteristics and reliability. An input matching circuit (4) and an output matching circuit (5) are arranged in the package (1). In the package (1), a plurality of transistor chips (6) are arranged between the input matching circuit (4) and the output matching circuit (5). The transistor chip (6) includes a semiconductor substrate quadrilateral has long side and short side than the long short side of the semiconductor substrate (8); and (8) are respectively arranged on the gate electrode (9), a drain electrode and a source electrode (10) (11). The gate electrode (9) includes a semiconductor substrate (8) along a plurality of gate arranged in a long side direction means (9a); and connected to a plurality of gate finger (9a) and the wire is connected to the input matching circuit (4) the gate pad (9b). The drain electrode (10) is connected to the output matching circuit (5) by wire. A long edge of a semiconductor substrate (6) of a plurality of transistor chips (8) tilts from an input matching circuit (4) to an input / output direction of an output matching circuit (5).

【技术实现步骤摘要】
半导体装置
本专利技术涉及不必增加封装件的尺寸，且不必使特性与可靠性劣化就能够提高输出的半导体装置。
技术介绍
在高输出用的半导体装置中，需要放大被输入的RF信号，输出数W到数百W的功率。需要在这种半导体装置中运用的晶体管的栅极宽度为数mm到数百mm。这样大的栅极宽度的晶体管必须放在仅仅是数_到数十_尺寸的封装件中。因此，把I个到4个左右的将数十μ m到数百mm的栅极宽度(栅极指长)的栅极指排列数十根到数百根左右的晶体管芯片配置于封装件内。现有的半导体装置中把多个晶体管芯片的输入一侧与输出一侧的方向对齐并列成一列。此外，也有提案芯片互相前后配置的半导体装置(例如，参照专利文献I)。此外，在把多个栅极指横向排列为一列的晶体管芯片中，由于从栅极焊盘到各栅极指的线路长度不同，会发生相位差。因此，提案把多个栅极指呈V字型配置，使从栅极焊盘到各栅极指的线路长度相同(例如，参照专利文献2)。由此，能够减少相位差，并且谋求高增益化。专利文献1:日本特开2007 - 274181号公报； 专利文献2:日本特开昭61 - 104674号公报。为了提高输出必须增加栅极宽度。但是，在把多个晶体管芯片排列成一列的半导体装置中，能够配置的芯片数与芯片的横向宽度受到封装件的横向宽度的限制。因此芯片数一旦增加或者芯片的横向宽度一旦增大，封装件的横向宽度就会增加从而增加成本。此夕卜，在芯片互相前后配置的情况下，为了防止电线的接触只能重复芯片的端部，因此不能充分减小封装件的尺寸。此外，为了在不增加封装件的尺寸的前提下增加栅极宽度，可以增加栅极指的长度(单位栅极宽度)，或者缩小指的间隔而增加根数。但是，使栅极指变长就会降低增益。此夕卜，一旦缩小指的间隔就会集中热量，使运行时的沟道温度升高。这样的结果会导致特性与可靠性劣化。此外，在把多个栅极指横向排列为一列的情况下，运行时的发热区域集中于配置指的长方形的区域。与此相对，如果多个栅极指呈V字型配置可以扩大发热区域。但是在邻接的晶体管单元的边界中，彼此晶体管单元的端部的栅极指邻接。因此在单元边界的部分会集中热量。而且，由于从栅极焊盘到各栅极指的线路长度必须相同，因此不能够再减少邻接的栅极指重叠的部分。因此不能充分减少热量的集中，从而使温度上升并且特性与可靠性劣化。
技术实现思路
本专利技术为了解决上述课题而构思，其目的在于得到不必增加封装件的尺寸，且不必使特性与可靠性劣化就能够提高输出的半导体装置。本专利技术涉及的半导体装置的特征在于，具备:封装件；所述封装件内设置的输入匹配电路与输出匹配电路；以及多个晶体管芯片，在所述封装件内，所述多个晶体管芯片设置在所述输入匹配电路与所述输出匹配电路之间，各晶体管芯片具备具有长边与比所述长边短的短边的四边形的半导体衬底、和所述半导体衬底上分别设置的栅极电极，漏极电极以及源极电极，所述栅极电极具备沿所述半导体衬底的所述长边的方向排列的多个栅极指、和共同连接到所述多个栅极指并且用电线连接于所述输入匹配电路的栅极焊盘，所述漏极电极用电线连接于所述输出匹配电路，所述多个晶体管芯片的所述半导体衬底的所述长边，从所述输入匹配电路向着所述输出匹配电路的输入输出方向倾斜。依据本专利技术，不必增加封装件的尺寸，且不必使特性与可靠性劣化就能够提高输出。【附图说明】图1是示出本专利技术实施方式I涉及的半导体装置的平面图； 图2是示出沿着图1中的I 一 II的剖面图； 图3是示出放大图1中的晶体管芯片的平面图； 图4是示出晶体管芯片的平面图； 图5是示出比较例涉及的半导体装置的平面图； 图6是示出比较例涉及的晶体管芯片的平面图； 图7是示出本专利技术实施方式I涉及的晶体管芯片的变形例I的平面图； 图8是示出本专利技术实施方式I涉及的晶体管芯片的变形例2的平面图； 图9是示出本专利技术实施方式2涉及的半导体装置的平面图； 图10是示出放大图9中的晶体管芯片的平面图； 图11是示出本专利技术实施方式3涉及的半导体装置的平面图； 图12是示出放大图11的一部分的平面图； 图13是示出放大本专利技术实施方式4涉及的半导体装置的一部分的平面图。【具体实施方式】根据附图，讲述本专利技术的实施方式涉及的半导体装置。相同或者对应的构成要素标注相同的符号，有省略反复说明的情况。实施方式I 图1是示出本专利技术实施方式I涉及的半导体装置的平面图。图2是示出沿着图1中的1-1I的剖面图。平面视图中大致为四边形的封装件I的彼此相向的边分别设置有输入RF信号的RF输入端子2和输出RF信号的RF输出端子3。封装件I内设有输入匹配电路4以及输出匹配电路5，分别与RF输入端子2及RF输出端子3连接。在封装件I内输入匹配电路4与输出匹配电路5之间设有多个晶体管芯片6。封装件I的上部被盖7覆盖。图3是示出放大图1中的晶体管芯片的平面图。图4是示出本专利技术实施方式I涉及的晶体管芯片的平面图。各晶体管芯片6具备:具有长边与比长边短的短边的四边形的半导体衬底8 ;和半导体衬底8上分别设置的栅极电极9、漏极电极10以及源极电极11。栅极电极9具备:半导体衬底8的长边方向排列的多个栅极指9a ;和与多个栅极指9a共同连接的栅极焊盘％。漏极电极10具备:半导体衬底8的长边方向排列的多个漏极指IOa ;和与多个漏极指IOa共同连接的漏极焊盘10b。源极电极11具备:半导体衬底8的长边方向排列的多个源极指Ila ;和与多个源极指Ila共同连接的源极焊盘lib。栅极焊盘9b用金电线12连接到输入匹配电路4，漏极电极10的漏极焊盘IOb用金电线13连接到输入匹配电路5。与栅极电极9连接的芯片连接用栅极焊盘9c设置于短边的旁边。邻接的晶体管芯片6的芯片连接用栅极焊盘9c用金电线14互相连接。本实施方式中多个晶体管芯片6的半导体衬底8的长边从输入匹配电路4向着输出匹配电路5的输入输出方向倾斜。在这里，输入匹配电路4以及输出匹配电路5分别具有芯片内的按每个晶体管单元已取得匹配的图案，那些图案用电线按每个单元连接，合成竞赛(tournament)型。因此，即使多个晶体管芯片6倾斜，在保持对称性的同时也可以在芯片内按每个封装件合成。此外，在保持对称性的同时也能芯片合成。接下来，与比较例比较说明本实施方式的效果。图5是示出比较例涉及的半导体装置的平面图。图6是示出比较例涉及的晶体管芯片的平面图。在比较例中尺寸3.2mmX0.56mm的4个晶体管芯片6向着输入一侧与输出一侧的方向对齐排成一列。另一方面，在本实施方式中4个晶体管芯片6配置为相对于输入输出方向45度倾斜。由此，可以不必增加封装件的尺寸，就能够使横向芯片尺寸扩大到(3.2 — 0.56/~.[? ) X 4? mm=3.97mm。这个结果,本实施方式不必改变栅极指的长度(单位栅极宽度)、指的间隔而增加指的根数，输出能够比比 较例提高约24%。因此可以不必增加封装件的尺寸，且不必使特性与可靠性劣化就能够提高输出。图7是示出本专利技术实施方式I涉及的晶体管芯片的变形例I的平面图。与实施方式I的图4的芯片相比，横向的芯片的尺寸与栅极指9a的根数相同，各栅极指9a的长度(单位栅极宽度)变短。由此与比较例的图6的芯片相比，栅极指9a的长度变短，并且增加根数能够使总栅极宽度相同。因此以与比较例相同的输本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，具备：封装件；所述封装件内设置的输入匹配电路与输出匹配电路；以及多个晶体管芯片，在所述封装件内，所述多个晶体管芯片设置在所述输入匹配电路与所述输出匹配电路之间，各晶体管芯片具备具有长边与比所述长边短的短边的四边形的半导体衬底、和所述半导体衬底上分别设置的栅极电极，漏极电极以及源极电极，所述栅极电极具备沿所述半导体衬底的所述长边的方向排列的多个栅极指、和共同连接到所述多个栅极指并且用电线连接于所述输入匹配电路的栅极焊盘，所述漏极电极用电线连接于所述输出匹配电路，所述多个晶体管芯片的所述半导体衬底的所述长边，从所述输入匹配电路向着所述输出匹配电路的输入输出方向倾斜。

【技术特征摘要】
2012.07.11 JP 2012-1555011.一种半导体装置，其特征在于，具备: 封装件； 所述封装件内设置的输入匹配电路与输出匹配电路；以及 多个晶体管芯片，在所述封装件内，所述多个晶体管芯片设置在所述输入匹配电路与所述输出匹配电路之间， 各晶体管芯片具备具有长边与比所述长边短的短边的四边形的半导体衬底、和所述半导体衬底上分别设置的栅极电极，漏极电极以及源极电极， 所述栅极电极具备沿所述半导体衬底的所述长边的方向排列的多个栅极指、和共同连接到所述多个栅极指并且用电线连接于所述输入匹配电路的栅极焊盘， 所述漏极电极用电线连接于所述输出匹配电路， 所述多个晶体管芯片的所述半导体衬底的所述长边，从所述输入匹配电路向着所述输出匹配电路的输入输出方向倾斜。2.如权利要求1所述的半导体装置，其特征在于， 各晶体管芯片还具有设置于所述短边的旁边并与所述栅极电极连接的芯片连接用栅极焊盘， 邻接的晶体管芯片的所述芯片连接用栅极焊盘用电线互相连接， 所述多个晶体管芯片的所述半导体衬底的所述短边，与输入输出方向平行。3.如权利要求2所述的半导体装置，其特...

【专利技术属性】
技术研发人员：国井彻郎，辻圣一，小柳元良，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：