一种金属硅化物半导体的形成方法技术

本发明专利技术提供一种金属硅化物半导体的形成方法，包括：提供半导体衬底；在衬底上依次形成栅极介电层、多晶硅层和硬掩膜层；图案化硬掩膜层；在图案化了的硬掩膜层的侧壁上形成第一间隙壁；以硬掩膜层和第一间隙壁为掩膜蚀刻多晶硅层和栅极介电层，形成栅极结构；去除硬掩膜层或第一间隙壁；以硬掩膜层或第一间隙壁为掩膜部分刻蚀多晶硅层以形成凸的形状或形成凹的形状；在衬底上和凹或凸的多晶硅层上执行自对准硅化物形成工艺；在衬底中形成源极和漏极。由于栅极结构的面积扩大使得自对准硅化物形成工艺的使用范围扩展，可以在栅极结构上形成更大面积的金属硅化层，使得栅极电阻大大降低，器件的速度得以提升。

【技术实现步骤摘要】
一种金属硅化物半导体的形成方法
本专利技术是涉及一种半导体制造
，更确切的说，本专利技术涉及一种金属硅化物半导体的形成方法。
技术介绍
自对准硅化物形成工艺(salicide)是半导体器件制造中的重要工艺，其被广泛的运用于降低半导体器件的栅极电阻，例如CMOS器件的栅极片电阻，从而提高期器件的速度。通常的，该工艺包括：在半导体衬底表面溅镀金属层，然后进行快速升温退火(RTA)工艺，使金属层与栅极以及源极/漏极区域接触的部分反应成硅化金属层，完成自行对准金属硅化物工艺(salicide)。但是半导体器件的栅极电阻还与因为其他的因素有关，例如栅极的长度，即长度减小，栅极电阻增大。由于金属硅化物仅在栅极的表面形成，所以在现有技术中，减小栅极电阻的问题依然不能够很好的解决。所以需要一种金属硅化物半导体的形成方法来解决以上问题。
技术实现思路
鉴于以上问题，本专利技术提供一种金属硅化物半导体的形成方法，包括以下步骤：a)提供半导体衬底；b)在所述衬底上依次形成栅极介电层、多晶硅层和硬掩膜层；c)图案化所述硬掩膜层；d)在所述图案化了的硬掩膜层的侧壁上形成第一间隙壁；e)以所述硬掩膜层和所述第一间隙壁为掩膜蚀刻所述多晶硅层和所述栅极介电层，形成栅极结构；f)去除所述硬掩膜层或所述第一间隙壁；g)以所述硬掩膜层或所述第一间隙壁为掩膜部分刻蚀多晶硅层以形成凸的形状或形成凹的形状；h)在所述衬底上和所述凹或凸的多晶硅层上执行自对准硅化物形成工艺；i)在所述衬底中形成源极和漏极。进一步，还包括在步骤e)之后在所述栅极结构和所述衬底上形成第二间隙壁。进一步，其中所述第二间隙壁高于、矮于或等于所述多晶硅层。进一步，还包括在步骤e)之后部分去除所述硬掩膜层使所述硬掩膜层顶部低于所述第一间隙壁。进一步，还包括在所述第二间隙壁形成之后形成层间介电层于所述衬底上。进一步，还包括对所述层间介电层进行CMP和回蚀刻以露出所述第一间隙壁的步骤。进一步，还包括在所述步骤g)后去除所述第一间隙壁或所述硬掩膜层的步骤。进一步，还包括在所述步骤g)后去除所述层间介电层。进一步，其中使用氧化物、氮化物、氮氧化物、A-C、BN或其组合形成所述硬掩膜层。进一步，其中使用氧化物、氮化物、氮氧化物、A-C、BN或其组合形成所述第一间隙壁。进一步，其中使用氧化物、氮化物、氮氧化物、A-C、BN或其组合形成所述第二间隙壁。进一步，其中步骤c)中所述形成的硬掩膜层具有大于100埃的厚度。进一步，其中步骤g)中刻蚀50-500埃的多晶硅层。进一步，其中所述金属硅化物半导体是CMOS。进一步，其中还包括在所述形成第二间隙壁的步骤之前执行轻掺杂源极/漏极的步骤。由于在本专利技术的金属硅化物半导体的形成方法中，由于所形成的栅极结构可以大大扩展了自对准硅化物形成工艺的使用范围，即由于栅极结构的面积扩大，可以在其之上形成更大面积的金属硅化层，从而使得栅极电阻大大的降低，器件的速度得以提升。附图说明图1-10是本专利技术各个工艺步骤的器件剖面图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底理解本专利技术，将在下列的描述中提出详细的步骤，以便阐释本专利技术提出的金属硅化物半导体的形成方法。显然，本专利技术的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合接下来，将结合附图更加完整地描述本专利技术。参见图1。提供半导体衬底200。所述衬底可以为以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）以及绝缘体上锗化硅（SiGeOI）等。在所述衬底中可以形成有掺杂区域和/或隔离结构，所述隔离结构为浅沟槽隔离（STI）结构或者局部氧化硅（LOCOS）隔离结构，图中未示出。在本专利技术的实施例中，所述衬底可以为Si衬底。然后在其上形成栅极介电层201，所述栅极介电层是通过快速热氧化工艺（RTO）或原子层沉积工艺（ALD）来形成的SiO2界面层。然后在所述栅极介电层201上形成多晶硅层202。形成方法包括化学气相沉积法(CVD)等。然后在多晶硅层上形成硬掩膜层203。在一个实施例中使用氮化物来形成该硬掩膜，也可以氧化物、氮化物、氮氧化物、A-C、BN或其组合来形成该硬掩膜层。形成方法可以是低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)，也可使用例如溅镀及物理气相沉积(PVD)等一般相似方法。然后进行硬掩膜图案化的步骤。可以使用光刻工艺来执行该步骤。该步骤进行后留下的硬掩膜层具有大于100埃的厚度。参见图2。参见图3。然后在硬掩膜层的侧壁上形成第一间隙壁210，可以使用氧化物、氮化物、氮氧化物、A-C（无定形碳）、BN或其组合通过沉积和刻蚀的方法来形成该间隙壁。参见图4。对所暴露的多晶硅层202以及其下方的栅极介电层201执行刻蚀去除的步骤，例如使用干法或湿法蚀刻等方法。在衬底的栅极区域形成所多晶硅层以及栅极介电层201位于硬掩膜层203和第一间隙壁210下方。参见图5。然后还可以去除部分硬掩膜层203，使其上表面低于第一间隙壁210。然后形成轻掺杂源极/漏极(LDD)于栅极结构的衬底中，图中未示出。所述形成LDD的方法可以是离子注入工艺或扩散工艺。所述LDD注入的离子类型根据将要形成的半导体器件的电性决定，即形成的器件为NMOS器件，则LDD注入工艺中掺入的杂质离子为磷、砷、锑、铋中的一种或组合；若形成的器件为PMOS器件，则注入的杂质离子为硼。根据所需的杂质离子的浓度，离子注入工艺可以一步或多步完成。然后形成第二间隙壁220于衬底200和多晶硅层202的侧壁上，该间隙壁的高度可以低于、高于或等于多晶硅层。可以使用的材料包括：氧化物、氮化物、氮氧化物、A-C、BN或其组合。形成的方法包括沉积和刻蚀。参照图6。然后沉积层间介电层（ILD）400于衬底上。可以采用热化学气相沉积(thermalCVD)制造工艺或高密度等离子体(HDP)制造工艺形成的有掺杂或未掺杂的氧化硅的层间介电层，例如未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此外，层间介电层也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，SOG)、掺杂磷的四乙氧基硅烷(PTEOS)或掺杂硼的四乙氧基硅烷(BTEOS)。然后对层间介电层220进行平坦化以及回刻蚀处理。所述平坦化处理的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法（CMP）。可以使用氟化硫(SF6)、氮及氯作为蚀刻剂且对氧化物具有高选择性的选择性反应性离子蚀刻(RIE)工艺来进行回刻蚀。然后进行去除第一间本文档来自技高网...

【技术保护点】
一种金属硅化物半导体的形成方法，包括步骤：a)提供半导体衬底；b)在所述衬底上依次形成栅极介电层、多晶硅层和硬掩膜层；c)图案化所述硬掩膜层；d)在所述图案化了的硬掩膜层的侧壁上形成第一间隙壁；e)以所述硬掩膜层和所述第一间隙壁为掩膜蚀刻所述多晶硅层和所述栅极介电层，形成栅极结构；f)去除所述硬掩膜层或所述第一间隙壁；g)以所述硬掩膜层或所述第一间隙壁为掩膜部分刻蚀多晶硅层以形成凸的形状或形成凹的形状；h)在所述衬底上和所述凹或凸的多晶硅层上执行自对准硅化物形成工艺；i)在所述衬底中形成源极和漏极。

【技术特征摘要】
1.一种金属硅化物半导体的形成方法，包括步骤：a)提供半导体衬底；b)在所述衬底上依次形成栅极介电层、多晶硅层和硬掩膜层；c)图案化所述硬掩膜层；d)在所述图案化了的硬掩膜层的侧壁上形成第一间隙壁；e)以所述硬掩膜层和所述第一间隙壁为掩膜蚀刻所述多晶硅层和所述栅极介电层，形成栅极结构；f)去除所述硬掩膜层或所述第一间隙壁；g)以所述硬掩膜层或所述第一间隙壁为掩膜部分刻蚀多晶硅层以形成凸的形状或形成凹的形状，以增加栅极结构的面积；h)在所述衬底上和所述凸的形状或凹的形状的多晶硅层上执行自对准硅化物形成工艺；i)在所述衬底中形成源极和漏极。2.根据权利要求1所述的方法，还包括在步骤e)之后在所述栅极结构和所述衬底上形成第二间隙壁。3.根据权利要求2所述的方法，其中所述第二间隙壁高于、矮于或等于所述多晶硅层。4.根据权利要求1所述的方法，还包括在步骤e)之后部分去除所述硬掩膜层使所述硬掩膜层顶部低于所述第一间隙壁。5.根据权利要求2所述的方法，还包括在所述第二间隙壁形成之后形成层间介电层于所述衬底上。6.根据权...

【专利技术属性】
技术研发人员：鲍宇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：