一种制作半导体器件的方法技术

本发明专利技术公开了一种制作半导体器件的方法，包括：A）提供半导体衬底，所述半导体衬底上形成有栅极结构；B）在所述栅极结构两侧的所述半导体衬底中形成第一凹槽和第二凹槽；C）采用流动性化学气相沉积法在所述第一凹槽和所述第二凹槽的底部形成低k介电层；以及D）在所述第一凹槽和所述第二凹槽中的所述低k介电层上分别形成源极和漏极。本发明专利技术的方法采用流动性化学气相沉积法来形成埋氧化层，并且埋氧化层的材料为低k介电材料，因此不但可以解决采用热氧化工艺所带来的热预算问题，还可以有效地降低寄生电容。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，尤其涉及。
技术介绍
随着半导体技术的发展，器件的特征尺寸降低至32nm以下的技术结点。此时，传统的CMOS体硅技术制备的场效应晶体管，由于受到严重的短沟道效应和其它寄生效应的影响，在应用方面受到很大的限制。短沟道效应可能导致源极和漏极穿通而增大漏电流，而寄生电容将降低器件的固有频率。基于上述影响，绝缘体上娃(Silicon On Insulator, SOI)技术(尤其是全耗尽SOI器件)应运而生。图1为现有的SOI半导体氧化物晶体管的示意图。如图1所示，SOI衬底100上形成有栅极101，栅极101两侧形成有间隙壁105。源极102和漏极103形成在栅极101两侧的SOI衬底100中，且由埋氧化层104包围。SOI半导体氧化物晶体管能够很好地抑制短沟道效应，获得较小的阈值电压波动和接近理想的亚阈值斜率。此外，由于器件形成在氧化硅上，因此还能够减小寄生的结电容，进而提高器件的速度。但是，由于埋氧化层104通常是由热氧化方法形成的，因此埋氧化层104的形成会引入过多的热预算。考虑到热预算的影响，通常仅形成非常薄的埋氧化层104，但由于埋氧化层1本文档来自技高网...

【技术保护点】
一种制作半导体器件的方法，包括：A）提供半导体衬底，所述半导体衬底上形成有栅极结构；B）在所述栅极结构两侧的所述半导体衬底中形成第一凹槽和第二凹槽；C）采用流动性化学气相沉积法在所述第一凹槽和所述第二凹槽的底部形成低k介电层；以及D）在所述第一凹槽和所述第二凹槽中的所述低k介电层上分别形成源极和漏极。

【技术特征摘要】
1.一种制作半导体器件的方法，包括: A)提供半导体衬底，所述半导体衬底上形成有栅极结构； B)在所述栅极结构两侧的所述半导体衬底中形成第一凹槽和第二凹槽； C)采用流动性化学气相沉积法在所述第一凹槽和所述第二凹槽的底部形成低k介电层；以及 D)在所述第一凹槽和所述第二凹槽中的所述低k介电层上分别形成源极和漏极。2.如权利要求1所述的方法，其特征在于，在所述A)步骤之后还包括: 在所述栅极结构的两侧形成偏移间隙壁； 执行浅掺杂离子注入工艺，以在所述栅极结构两侧的所述半导体衬底中形成浅掺杂区。3.如权利要求1所述的方法，其特征在于，形成所述第一凹槽和所述第二凹槽的方法为自对准刻蚀。4.如权利要求1所述的方法，其特征在于，所述C)步骤包括: 采用流动性化学气相沉积法在所述栅极结构上以及所述第一凹槽和所述第二凹槽内形成低k介电材料层，其中所述第一凹槽和所述第二凹槽的底部的所述低k介电材料层的第一厚度大于其它区域的所述低k介电材料层的第二厚度； 采用各向同性刻蚀法对所述低k介电材料层进行刻蚀，至露出所述栅极结构下方的沟道区域的侧面，以在所述第一凹槽和所述第二凹槽的底部形成...

【专利技术属性】
技术研发人员：卜伟海，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：