半导体封装件及其制造方法技术

提供了半导体封装件及其制造方法。封装件基底包括孔，所述孔可用于在无任何孔隙的情况下形成成型层。成型层可以被部分地去除以暴露下导电图案。因此，能够改善焊料焊球的可布线性。

Semiconductor package and method of manufacturing the same

A semiconductor package and a method of manufacturing the same are provided. The package substrate includes a hole that can be used to form a molding layer without any pores. The molding layer can be partially removed to expose the lower conductive pattern. Therefore, the linear distribution of solder solder balls can be improved.

【技术实现步骤摘要】
本申请要求于2012年7月9号提交到韩国知识产权局的第10-2012-0074722号韩国专利申请的优先权，该申请的全部内容通过引用包含于此。
本专利技术构思的一些示例实施例包括一种半导体封装件和/或其制造方法。
技术介绍
随着电子工业持续发展，更加需要高性能、高速且小尺寸的电子系统。响应于这种需求，已经提出了各种半导体封装技术。例如，已经提出了倒装芯片结合技术，与引线键合技术的焊盘之间的布线长度和信号传输速度相比，倒装芯片结合技术能够减小焊盘之间的布线长度并进而具有改善了的信号传输速度。另外，使用倒装芯片结合技术能够减小引线之间的电短路的风险。然而，在使用倒装芯片结合技术制造半导体封装件时，在凸块之间可能形成孔隙。为了克服该问题，可提供底部填充树脂层来填充凸块之间的间隙。然而，如果使用底部填充树脂层，则需要坝来防止底部填充树脂溶液的不期望的流动，因此，难以减小半导体封装件的水平尺寸和竖直尺寸。
技术实现思路
本专利技术构思的一些示例实施例提供了一种具有高速且小的形成因子的半导体封装件。本专利技术构思的其他示例实施例提供了 一种制造半导体封装件的简化方法。根据本专利技术构思的一些示例实施例，一种半导体封装件可以包括:封装件基底，具有至少一个孔；至少一个下导电图案，在封装件基底的底表面上；至少一个半导体芯片，以倒装芯片结合的方式安装在封装件基底上；以及成型层，在封装件基底上。成型层可以包括上成型部分和下成型部分，上成型部分覆盖所述至少一个半导体芯片和封装件基底的顶表面，下成型部分通过所述至少一个孔连接到上成型部分，以覆盖封装件基底的底表面的至少一部分并暴露下导电图案的至少一部分。下成型部分可包括限定暴露下导电图案的至少一部分的下成型孔的成型底表面。在一些示例实施例中，下成型部分可包括邻近下导电图案的第一成型侧表面，成型底表面可以是下成型部分的最下面的表面，并且成型底表面的表面粗糙度可以与第一成型侧表面的表面粗糙度不同。在一些例实施例中，成型底表面具有第一表面粗糙度，第一成型侧表面具有大于第一表面粗糙度的第二表面粗糙度。在一些示例实施例中，第一成型侧表面对应于下成型孔的内侧表面。在一些示例实施例中，封装件还可包括设置在封装件基底的底表面与下成型部分之间的绝缘层，以覆盖下导电图案的至少一部分。绝缘层可包括与下成型孔叠置的下绝缘体孔，并且下绝缘体孔的内部宽度可以等于或大于下成型孔的内部宽度。[0011 ] 在一些示例实施例中，封装件还可包括至少一个与下导电图案接触的至少一个下焊料焊球。所述至少一个下焊料焊球可以与第一成型侧表面相邻。在一些不例实施例中，从封装件基底的底表面到成型底表面的闻度可以小于从封装件基底的底表面到下焊料焊球的底部的高度。在一些示例实施例中，下成型部分可以在相邻的下焊料焊球之间。在一些示例实施例中，封装件还可包括设置在封装件基底的顶表面上的上焊料焊球。上成型部分可包括暴露上焊料焊球的上成型孔，上成型孔的内侧表面的表面粗糙度可以与第二表面粗糙度基本相同。在一些示例实施例中，封装件还可以包括设置在上成型部分上并通过上焊料焊球电连接到封装件基底的上半导体封装件。在一些示例实施例中，下成型部分从封装件基底的底表面的第一边缘延伸至底表面的与第一边缘相对的第二边缘，并且覆盖封装件基底的整个底表面。在一些示例实施例中，下成型部分具有与封装件基底的侧表面对准的第二成型侧表面，第二成型侧表面的表面粗糙度与第一成型侧表面的表面粗糙度不同。在一些示例实施例中，上成型部分填充半导体芯片和封装件基底之间的空间。根据本专利技术构思的一些示例实施例，一种制造半导体封装件的方法可以包括:以倒装芯片结合的方式将至少一个半导体芯片安装在封装件基底上，封装件基底包括彼此面对的顶表面和底表面、从顶表面到底表面的至少一个孔、以及设置在底表面上的至少一个下导电图案；形成包括上成型部分和下成型部分的成型层，上成型部分覆盖封装件基底的顶表面的至少一部分，下成型部分通过所述至少一个孔连接到上成型部分并覆盖封装件基底的底表面的至少一部分；以及去除下成型部分的一部分以暴露下导电图案的至少一部分。在一些示例实施例中，可以利用激光执行去除下成型部分的一部分的步骤。在一些示例实施例中，该方法还可包括:将下焊料焊球附着到下导电图案；以及顺序地切割上成型部分、封装件基底和下成型部分，以形成彼此分开的单位半导体封装件。在一些示例实施例中，封装件基底还可包括附着到封装件基底的第一上焊料焊球。第一上焊料焊球可以被上成型部分覆盖。该方法还可包括:去除上成型部分的一部分，以形成暴露第一上焊料焊球的至少一部分的上成型孔。在一些示例实施例中，下成型部分的一部分的去除和上成型部分的一部分的去除可以使用相同的工艺。在一些示例实施例中，该方法还可包括:将包括上封装件基底、安装在上封装件基底上的上半导体芯片、以及附着到上封装件基底的底表面的第二上焊料焊球的上半导体封装件放置在上成型部分上，使得第一上焊料焊球与第二上焊料焊球连接；以及通过向其提供热来焊接第一上焊料焊球和第二上焊料焊球。在一些示例实施例中，封装件基底还可包括覆盖封装件基底的底表面并暴露下导电图案的一部分的绝缘层，去除下成型部分的一部分的步骤部分地去除绝缘层。根据本专利技术构思的一些示例实施例，一种半导体封装件可以包括:封装件基底；下导电图案，在封装件基底的下表面上；至少一个半导体芯片，以倒装芯片结合的方式安装在封装件基底的上表面上方；以及成型层，所述成型层包括上成型部分、下成型部分和连接部分，上成型部分覆盖所述至少一个半导体芯片并且在封装件基底的上表面的至少一部分上方，下成型部分覆盖封装件基底的下表面的至少一部分，并暴露被下成型部分覆盖的下导电图案的至少一部分，连接部分穿过封装件基底延伸并且一体化地连接上成型部分和下成型部分。在一些示例实施例中，半导体封装件还可包括:绝缘层，在封装件基底的下表面和下成型部分之间，绝缘层覆盖下导电图案的至少一部分并暴露被绝缘层覆盖并且被下成型部分暴露的下导电图案的至少一部分。在一些示例实施例中，被绝缘层暴露的下导电图案的所述至少一部分的宽度等于或大于被下成型部分暴露的下导电图案的所述至少一部分的宽度。在一些示例实施例中，下成型部分包括:底表面，底表面是下成型部分的最下面的表面；以及成型侧表面，在下成型部分暴露下导电图案的至少部分的位置处连接到底表面，成型侧表面的侧表面粗糙度与底表面的底表面粗糙度不同。在一些示例实施例中，侧表面粗糙度大于底表面粗糙度。在一些示例实施例中，半导体封装件还可包括与下导电图案接触并邻近成型侧表面的至少一个下焊料焊球。在一些示例实施例中，从封装件基底的底表面到下成型部分的底表面的高度小于从封装件基底的底表面到下焊料焊球的底表面的高度。在一些示例实施例中，半导体封装件还可包括设置在封装件基底的上表面上的上焊料焊球，其中，上成型部分暴露上焊料焊球的至少一部分，上成型部分的内侧表面的表面粗糙度与下成型部分的侧表面粗糙度基本相同。在一些示例实施例中，半导体封装还可包括设置在上成型部分上并通过上焊料焊球电连接到封装件基底的上半导体封装件。在一些示例实施例中，上成型部分填充所述至少一个半导体芯片和封装件基底的上表面之间的空间。【附图说明】通过下面结合附图进行的简要描述，本文档来自技高网...

【技术保护点】
一种半导体封装件，所述半导体封装件包括：封装件基底，包括至少一个孔；至少一个下导电图案，在封装件基底的底表面上；至少一个半导体芯片，以倒装芯片结合的方式安装在封装件基底上；以及成型层，在封装件基底上，所述成型层包括上成型部分和下成型部分，上成型部分覆盖所述至少一个半导体芯片和封装件基底的顶表面，下成型部分通过所述至少一个孔连接到上成型部分，以覆盖封装件基底的底表面的至少一部分并暴露下导电图案的至少一部分，下成型部分包括限定暴露下导电图案的至少一部分的下成型孔的成型底表面。

【技术特征摘要】
2012.07.09 KR 10-2012-00747221.一种半导体封装件，所述半导体封装件包括: 封装件基底，包括至少一个孔； 至少一个下导电图案，在封装件基底的底表面上； 至少一个半导体芯片，以倒装芯片结合的方式安装在封装件基底上；以及 成型层，在封装件基底上，所述成型层包括上成型部分和下成型部分，上成型部分覆盖所述至少一个半导体芯片和封装件基底的顶表面，下成型部分通过所述至少一个孔连接到上成型部分，以覆盖封装件基底的底表面的至少一部分并暴露下导电图案的至少一部分，下成型部分包括限定暴露下导电图案的至少一部分的下成型孔的成型底表面。2.如权利要求1所述的半导体封装件，其中， 下成型部分包括邻近下导电图案的第一成型侧表面， 成型底表面是下成型部分的最下面的表面，并且 成型底表面的表面粗糙度与第一成型侧表面的表面粗糙度不同。3.如权利要求2所述的半导体封装件，其中，成型底表面具有第一表面粗糙度，第一成型侧表面具有大于第一表面粗糙度的第二表面粗糙度。4.如权利要求2所述的半导体封装件，其中，第一成型侧表面对应于下成型孔的内侧表面。5.如权利要求1所述的半导体封装件，所述半导体封装件还包括设置在封装件基底的底表面与下成型部分之间的绝 缘层，以覆盖下导电图案的至少一部分，其中， 绝缘层包括与下成型孔叠置的下绝缘体孔，并且 下绝缘体孔的内部宽度等于或大于下成型孔的内部宽度。6.如权利要求2所述的半导体封装件，所述半导体封装件还包括与下导电图案接触并且与第一成型侧表面相邻的至少一个下焊料焊球。7.如权利要求6所述的半导体封装件，其中，从封装件基底的底表面到成型底表面的闻度小于从封装件基底到下焊料焊球的底部的闻度。8.如权利要求6所述的半导体封装件，其中，下成型部分在相邻的下焊料焊球之间。9.如权利要求3所述的半导体封装件，所述半导体封装件还包括设置在封装件基底的顶表面上的上焊料焊球， 其中，上成型部分包括暴露上焊料焊球的上成型孔，上成型孔的内侧表面的表面粗糙度与第二表面粗糙度基本相同。10.如权利要求9所述的半导体封装件，所述半导体封装件还包括设置在上成型部分上并通过上焊料焊球电连接到封装件基底的上半导体封装件。11.如权利要求1所述的半导体封装件，其中，下成型部分从封装件基底的底表面的第一边缘延伸至底表面的与第一边缘相对的第二边缘，并且部分地或完全覆盖封装件基底的底表面。12.如权利要求2所述的半导体封装件，其中，下成型部分具有与封装件基底的侧表面对准的第二成型侧表面，第二成型侧表面的表面粗糙度与第一成型侧表面的表面粗糙度不同。13.如权利要求1所述的半导体封装件，其中，上成型部分填充半导体芯片和封装件基底之间的空间。14.一种制造半导体封装件的方法，该方法包括下述步骤: 以倒装芯片结合的方式将至少一个半导体芯片安装在封装件基底上，封装件基底包括彼此面对的顶表面和底表面、从顶表面到底表面的至少一个孔、以及设置在底表面上的至少一个下导电图案； 形成包括上成型部分和下成型部分的成型层，上成型部分覆盖封装件基底的顶表面的至少一部分，下成型部分通过所述至少一个孔连接到上成型部分并覆盖封装件基底的底表面的至少一部分；以及 去除下成型部分的一部分以暴露下导电图案的至少一部分。15.如权利要求14所述的方法，其中，利用激光执行去除下...

【专利技术属性】
技术研发人员：金钟局，朴寿珉，朴秀贞，白宝娜，任浩赫，张炳旭，郑允河，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：