一种集成电路的制作方法技术

本发明专利技术提供一种集成电路的制作方法，涉及集成电路制造领域，降低工艺难度，提高集成电路工艺开发和集成电路设计的灵活性。一种集成电路的制作方法，包括：在衬底上形成N阱和P阱；在所述N阱和所述P阱的场区上依次形成场氧化层、第一多晶硅层图形和绝缘介质层图形，所述第一多晶硅层图形包括：位于所述场氧化层上的双多晶电容的下极板和第一多晶硅层电阻；在所述N阱和所述P阱的有源区上形成栅氧化层；在栅氧化层、场氧化层和绝缘介质层图形上，形成第二多晶硅层图形，形成第二多晶硅层图形包括：位于所述栅氧化层上的多晶硅栅，位于所述场氧化层上的第二多晶硅层低值电阻，位于所述绝缘介质层上的双多晶电容的上极板;在所述有源区形成源漏区。

【技术实现步骤摘要】
【专利摘要】本专利技术提供，涉及集成电路制造领域，降低工艺难度，提高集成电路工艺开发和集成电路设计的灵活性。，包括：在衬底上形成N阱和P阱；在所述N阱和所述P阱的场区上依次形成场氧化层、第一多晶硅层图形和绝缘介质层图形，所述第一多晶硅层图形包括：位于所述场氧化层上的双多晶电容的下极板和第一多晶硅层电阻；在所述N阱和所述P阱的有源区上形成栅氧化层；在栅氧化层、场氧化层和绝缘介质层图形上，形成第二多晶硅层图形，形成第二多晶硅层图形包括：位于所述栅氧化层上的多晶硅栅，位于所述场氧化层上的第二多晶硅层低值电阻，位于所述绝缘介质层上的双多晶电容的上极板;在所述有源区形成源漏区。【专利说明】
本专利技术涉及集成电路制造领域，尤其涉及。
技术介绍
双多晶集成电路是一种包含有由两层多晶硅组成的元件(如双多晶电容)的集成电路。在传统的双多晶集成电路制备过程中，采用第一层多晶硅制作集成电路中金属氧化物半导体(Metal-Oxide-Semiconductor, M0S)管和双多晶电容的下极板,然后制作双多晶电容的绝缘介质层，之后再采用第二层多晶硅制作双多晶电容的上极板。但是，在采用上述方法制作双多晶集成电路时，制作双多晶电容的绝缘介质层和双多晶电容的上极板的过程会对之前制作完成的MOS管的参数和特性产生影响，因此在实践生产中，对MOS管的精度控制要求极高，工艺难度大，并且生产出来的MOS管与不包含双多晶元件的集成电路中的MOS管的参数和特性会有所差别，使得集成电路工艺开发和集成电路设计的难度增加。
技术实现思路
本专利技术所要解决的技术问题在于提供，降低工艺难度，提高集成电路工艺开发和集成电路设计的灵活性。为解决上述技术问题，本专利技术的实施例采用如下技术方案:，包括:在衬底上形成N阱和P阱；在所述N阱和所述P阱的场区上依次形成场氧化层、第一多晶硅层图形和绝缘介质层图形；在所述N阱和所述P阱的有源区上形成栅氧化层；在所述栅氧化层、所述场氧化层和所述绝缘介质层图形上，形成第二多晶硅层图形，所述第二多晶硅层图形包括:位于所述栅氧化层上的多晶硅栅，位于所述场氧化层上的第二多晶硅层低值电阻，位于所述绝缘介质层上的双多晶电容的上极板；在所述有源区形成源漏区。所述形成第一多晶硅层图形包括:形成位于所述场氧化层上的双多晶电容的下极板、位于所述场氧化层上的高值电阻和低值电阻。在所述N阱和所述P阱的场区上依次形成场氧化层、第一多晶硅层图形和绝缘介质层图形；在所述N阱和所述P阱的有源区上形成栅氧化层包括:在所述N阱和P阱上形成场氧化层和覆盖在所述N阱和P阱有源区上的牺牲氧化层；在所述场氧化层和牺牲氧化层上形成多晶硅层；对所述多晶硅层进行掺杂，形成低浓度掺杂区域和高浓度掺杂区域，所述低浓度掺杂区域用于形成所述高值电阻，所述高浓度掺杂区域用于形成所述双多晶电容的下极板和低值电阻；在所述多晶硅层上形成绝缘介质层；通过构图工艺在所述场氧化层上形成所述双多晶电容的下极板、高值电阻、低值电阻和位于所述双多晶电容的下极板、高值电阻、低值电阻上的所述绝缘介质层图形；去除所述牺牲氧化层，在所述有源区表面生成栅氧化层并同时对所述绝缘介质层图形进行高温致密。所述在所述多晶硅层上形成绝缘介质层包括:在所述多晶硅层上淀积二氧化硅膜层；在所述二氧化硅膜层上淀积氮化硅膜层。所述在所述栅氧化层、所述场氧化层和所述绝缘介质层图形上，形成第二多晶硅层图形还包括:在所述绝缘介质层图形上形成双多晶电容的上极板；在所述场氧化层上形成低值电阻。所述在所述栅氧化层和所述绝缘介质层图形上，形成第二多晶硅层图形包括:在所述栅氧化层和所述绝缘介质层图形上形成多晶硅层；对所述多晶硅层进行高浓度掺杂；通过构图工艺在所述栅氧化层上形成多晶硅栅，同时在所述场氧化层上形成低值电阻、在所述绝缘介质层图形上形成双多晶电容的上极板。所述二氧化硅膜层的厚度为100至400埃，所述氮化硅膜层的厚度为100至400埃。所述在所述有源区形成MOS管的源漏区包括:利用构图工艺在所述有源区形成MOS管的所述源漏区，并同时对所述高值电阻进行掺杂，形成中值电阻。本专利技术实施例提供的集成电路制作方法，在制作MOS管的多晶硅栅和源漏区之前就已经完成两层多晶硅图形和绝缘介质层的制作，避免了制作多晶硅图形和制作绝缘介质层的工艺步骤对MOS管的参数和性能产生的影响，并且生产出来的MOS管与不包含双多晶元件的集成电路中的MOS管的参数和特性没有差别，因此，相对于现有技术，本专利技术提供的方法降低了工艺难度，提高集成电路工艺开发和集成电路设计的灵活性。【专利附图】【附图说明】为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的方法流程图；图2为本专利技术实施例中步骤101的方法流程图；图3为本专利技术实施例中形成场氧化层和牺牲氧化层的示意图；图4为本专利技术实施例中形成第一多晶硅层的示意图；图5为本专利技术实施例中形成绝缘介质层的示意图；图6为本专利技术实施例中形成第一多晶娃层图形和绝缘介质层图形的不意图；图7为本专利技术实施例中形成栅氧化层和高温致密的的示意图；图8为本专利技术实施例中形成第二多晶硅层的示意图；图9为本专利技术实施例中形成第二多晶硅层图形的示意图；图10为本专利技术实施例中形成MOS管的源漏区的示意图。【具体实施方式】下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术实施例提供，如图1所示，该方法包括:101、在衬底上形成N阱和P阱；在所述N阱和所述P阱的场区上依次形成场氧化层、第一多晶硅层图形和绝缘介质层图形，所述第一多晶硅层图形包括:位于所述场氧化层上的双多晶电容的下极板和第一多晶娃层电阻，所述第一多晶娃层电阻包括第一多晶娃层低值电阻和第一多晶硅层高值电阻；在所述N阱和所述P阱的有源区上形成栅氧化层；具体的，N阱和P阱的场区和有源区的位置和数量可根据具体集成电路的设计进行选择。第一层多晶硅图形可以包括:双多晶电容的下极板，电阻或其他多晶硅元件，第一层多晶硅图形的具体组成在这里不做限定，在实践过程中，可具体根据集成电路的设计进行选择。102、在栅氧化层、场氧化层和绝缘介质层图形上，形成第二多晶硅层图形，形成第二多晶硅层图形包括:位于所述栅氧化层上的多晶硅栅，位于所述场氧化层上的第二多晶硅层低值电阻，位于所述绝缘介质层上的双多晶电容的上极板；具体的，第二多晶硅层图形可以包括:双多晶电容的上极板，电阻或其他元件，第二层多晶硅图形的具体组成在这里不做限定，在实践过程中，可具体根据集成电路的设计进行选择。103、在所述有源区形成源漏区。本专利技术实施例提供的集成电路制作方法，在制作MOS管的多晶硅栅和源漏区之前就已经完成两层多晶硅图形和绝缘介质层的制作，避免了制作多晶硅图形和制作绝缘介质层的工艺步骤对MOS管的参数和性能产生的本文档来自技高网...

【技术保护点】
一种集成电路的制作方法，其特征在于，包括：在衬底上形成N阱和P阱；在所述N阱和所述P阱的场区上依次形成场氧化层、第一多晶硅层图形和绝缘介质层图形，所述第一多晶硅层图形包括：位于所述场氧化层上的双多晶电容的下极板和第一多晶硅层电阻，所述第一多晶硅层电阻包括第一多晶硅层低值电阻和第一多晶硅层高值电阻；在所述N阱和所述P阱的有源区上形成栅氧化层；在所述栅氧化层、所述场氧化层和所述绝缘介质层图形上，形成第二多晶硅层图形，所述第二多晶硅层图形包括：位于所述栅氧化层上的多晶硅栅，位于所述场氧化层上的第二多晶硅层低值电阻，位于所述绝缘介质层上的双多晶电容的上极板；在所述有源区形成源漏区。

【技术特征摘要】

【专利技术属性】
技术研发人员：潘光燃，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：