一种用于形成硬掩膜层的方法技术

本发明专利技术公开了一种用于形成硬掩膜层的方法，包括：提供衬底，在所述衬底上预先形成有具有图案的牺牲层；在所述衬底的表面以及所述牺牲层的表面和侧壁上形成第一硬掩膜材料层；执行回蚀刻，以在所述牺牲层的侧壁上形成由所述第一硬掩膜材料层构成的间隙壁；去除所述牺牲层；以及在所述衬底的表面和所述间隙壁的表面上形成第二硬掩膜材料层。该方法克服了采用PR掩膜或者顶部呈圆弧状的硬掩膜所存在的问题从而能够获得良好的LWR和CD均一性，并且该方法可与传统工艺兼容从而能够降低成本。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了，包括：提供衬底，在所述衬底上预先形成有具有图案的牺牲层；在所述衬底的表面以及所述牺牲层的表面和侧壁上形成第一硬掩膜材料层；执行回蚀刻，以在所述牺牲层的侧壁上形成由所述第一硬掩膜材料层构成的间隙壁；去除所述牺牲层；以及在所述衬底的表面和所述间隙壁的表面上形成第二硬掩膜材料层。该方法克服了采用PR掩膜或者顶部呈圆弧状的硬掩膜所存在的问题从而能够获得良好的LWR和CD均一性，并且该方法可与传统工艺兼容从而能够降低成本。【专利说明】—种用于形成硬掩膜层的方法
本专利技术涉及半导体制造领域，且具体而言，涉及。此外，本专利技术还涉及利用该硬掩膜层进行自对准双重构图(SADP, Self-Aligned DoublePatterning)的方法。
技术介绍
随着半导体器件尺寸不断缩小，光刻关键尺寸(⑶)逐渐接近甚至超过了光学光刻的物理极限，由此给半导体制造技术尤其是光刻技术提出了更加严峻的挑战。而双重构图技术也适时而至，其基本思想是通过两次构图形成最终的目标图案，以获得单次构图所不能达到的光刻极限。双重构图技术目前主要包括下列三种:SADP (自对准双重构图)、LELE (光刻-蚀刻-光刻-蚀刻)DP和LLE (光亥Ij -光刻-蚀刻)DP。LELE DP技术遵循光刻-蚀刻-光刻-蚀刻的工艺顺序，其主要原理是:首先在第一层光刻胶上通过曝光显影形成第一部分图案，接着通过蚀刻将该部分图案转移到下层硬掩膜材料层上，然后再旋涂第二层光刻胶并通过曝光显影形成第二部分图案，最后通过蚀刻将两部分图案最终转移到目标材料层上。LLE DP技术也称作双重光刻技术，其遵循光刻-光刻-蚀刻的工艺顺序，主要原理是:首先利用第一块掩模版曝光，在第一层光刻胶上形成第一部分图案，接着旋涂第二层光刻胶，然后利用第二块掩模版曝光，在第二层光刻胶上形成第二部分图案，最后进行蚀刻和清洗，将两次曝光得到的图案同时转移到目标材料层上。SADP技术的主要原理是:首先在预先形成的光刻胶图案两侧形成间隙壁(spacer)，然后去除光刻胶图案，并将间隙壁图案转移到目标材料层上，从而使单位面积内可形成的图案数量翻倍，即图案之间的最小间距(Pitch)可减小至⑶的二分之一。在上述三种技术中，LELE DP技术和LLE DP技术由于两次使用光刻胶，所以对光刻胶的线性度要求很高，并且因此也使得制造成本提高，以致其应用受到局限。而SADP技术由于仅单次使用光刻胶，并且能够突破CD的物理极限而使最小间距减小至CD的二分之一，因而尤其适用于制造⑶在32nm以下的半导体器件。目前，通常这样来进行SADP双重构图:首先，通过例如化学气相沉积(CVD)法，在待蚀刻的目标材料层上形成由光致抗蚀剂(PR)或氧化硅等构成的牺牲材料层；接着，通过例如光刻和蚀刻工艺等对牺牲材料层进行构图，使其具有图案；然后，通过CVD法或原子层沉积(ALD)法，在牺牲材料层上形成硅层，并在无掩膜层的情况下蚀刻该硅层，以至少露出牺牲层的顶表面，从而仅在牺牲层的侧壁上保留硅层(又称为“间隙壁层；接着，通过干法或湿法剥离，去除牺牲层而仅留下间隙壁层；最后，以间隙壁层作为硬掩膜层，对目标材料层进行蚀刻，以使其具有预定图案。然而，尽管这种技术具有诸多优点，但由于形成间隙壁时采用了全面回蚀刻工艺，因而得到的间隙壁顶部呈圆弧状，如图1所示。利用这种具有圆弧状顶部的硬掩膜层对目标材料层进行构图，会导致构图后的目标材料层中图案的高度均一性较差，从而使线宽粗糙度(LWR)和CD均一性均较差，进而导致最终制作的半导体器件性能降低。鉴于上述原因，需要一种改进的自对准双重构图方法，期望该方法能够克服传统工艺的上述缺陷，并且能够容易与传统CMOS工艺兼容。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为解决上述现有技术中存在的问题，根据本专利技术的第一个方面，提供，包括:提供衬底，在所述衬底上预先形成有具有图案的牺牲层；在所述衬底的表面以及所述牺牲层的表面和侧壁上形成第一硬掩膜材料层；执行回蚀刻，以在所述牺牲层的侧壁上形成由所述第一硬掩膜材料层构成的间隙壁；去除所述牺牲层；以及在所述衬底的表面和所述间隙壁的表面上形成第二硬掩膜材料层。优选地，所述第一硬掩膜材料层由硅构成。优选地，所述第一硬掩膜材料层采用原子层沉积法形成。优选地，所述第二硬掩膜材料层由锗硅构成。优选地，所述第二硬掩膜材料层采用自形成法形成。优选地，所述第一硬掩膜材料层包含Si02、SiN, TaN和TiN中的至少一种。优选地，所述第二硬掩膜材料层包含Si02、SiN, TaN和TiN中的至少一种。优选地，所述第二硬掩膜材料层采用化学气相沉积法形成。优选地，在形成所述第二硬掩膜材料层之后还包括:执行回蚀刻，以去除所述衬底表面上的所述第二硬掩膜材料层，从而制得所述硬掩膜层。优选地，所述牺牲层采用干法剥离或湿法剥离去除，而不是干法蚀刻去除。优选地，所述牺牲层包含SiN、SiO2、光致抗蚀剂和先进构图膜材料中的至少一种。根据本专利技术的第二个方面，提供一种用于自对准双重构图的方法，所述方法包括:提供衬底，在所述衬底上形成目标材料层；在所述目标材料层上形成具有图案的牺牲层；以及使用根据本专利技术的第一个方面所述的方法形成的硬掩膜层进行掩蔽来执行后续工艺。优选地，在所述目标材料层和所述牺牲层之间形成有第三硬掩膜材料层、蚀刻停止层和界面层中的至少一种。优选地，所述后续工艺为蚀刻工艺、离子注入工艺或选择性外延生长工艺。根据本专利技术的方法能够克服如上所述在现有技术中由于采用PR掩膜或者顶部呈圆弧状的硬掩膜所存在的问题，从而能够获得良好的LWR和CD均一性。而且，通过一次光刻和三次蚀刻工艺就能够形成间距大约为CD的二分之一甚至更小的小间距图案，从而能够降低制造成本。此外，根据本专利技术的方法还可以利用传统工艺设备，例如，使用具有248nm波长的KrF准分子激光器作为光源的光刻设备，来形成间距在32nm以下的小间距图案，从而容易与传统CMOS工艺兼容。此外，根据本专利技术的方法由于简单易行，因而可以实现可靠的在线工艺控制。【专利附图】【附图说明】本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。在附图中:图1是示出了现有的SADP技术中所存在的问题的示意性剖面图；图2A-2F是示出了根据本专利技术第一实施例的用于形成硬掩膜层的方法中各个步骤的示意性剖面图；图3是根据本专利技术第二实施例的相当于第一实施例中图2E的示意性剖面图；图4是示出了根据本专利技术第一和第二实施例的用于形成硬掩膜层的方法的流程图；以及图5A-5B是示出了利用本专利技术的硬掩膜层对目标材料层执行自对准构图工艺的示意性剖面图。应当注 意的是，这些图旨在示出根据本专利技术的特定示例性实施例中所使用的方法、结构和/或材料的一般特性，并对下面提供的书面描述进行补充。然而，这些图并未按比例绘制，因而可能未能够准确反映任何所给出的实施例的精确结构或性能特点，并且这些图不应当被解释本文档来自技高网...

【技术保护点】
一种用于形成硬掩膜层的方法，包括：提供衬底，在所述衬底上预先形成有具有图案的牺牲层；在所述衬底的表面以及所述牺牲层的表面和侧壁上形成第一硬掩膜材料层；执行回蚀刻，以在所述牺牲层的侧壁上形成由所述第一硬掩膜材料层构成的间隙壁；去除所述牺牲层；以及在所述衬底的表面和所述间隙壁的表面上形成第二硬掩膜材料层。

【技术特征摘要】

【专利技术属性】
技术研发人员：王新鹏，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：