互连止裂器结构及方法技术

本发明专利技术提供了用于阻止裂纹的系统和方法。一种实施例包括将止裂器置入半导体管芯和衬底之间的连接件。止裂器可以为空心或者实心圆柱形并且可被放置成便于阻止穿过止裂器的任何裂纹扩展。本发明专利技术还公开了互连止裂器结构及方法。

【技术实现步骤摘要】

本专利技术涉及半导体
，更具体地，涉及。
技术介绍
通常，半导体管芯可使用诸如球栅阵列或者可控塌陷芯片连接(C4)焊料凸块的技术接合至另一衬底(例如，有机印制电路板)。在一个这样的工艺中，可使用诸如电镀、焊剂漏印(paste screening)或者球架的方法将焊料凸块形成在半导体管芯和/或者衬底上，然后将焊料回流焊成期望的凸块形状。一旦形成了焊料凸块，将半导体管芯上的接触件与衬底上与它们对应的接触件对准，焊料凸块位于接触件之间。一旦对准，对焊料凸块再次进行回流焊并使其液化，其中液化的焊料流到接触焊盘并浸湿接触焊盘，从而提供半导体管芯和衬底之间的电连接和物理连接。然而，半导体管芯可具有与衬底非常不同的热膨胀系数。因此，当半导体管芯接合至衬底并且他们都经受热机械循环(被用于模拟系统电源开启和关闭循环以符合JEDEC可靠性测试需求)时，半导体管芯和衬底会在加热循环期间会膨胀到不同的长度并且在冷却循环期间收缩到不同的长度。这种膨胀会导致形成在互连半导体管芯和衬底的焊接点处的应力。这种问题对在半导体管芯和衬底之间的连接尤其普遍。具体地，由于半导体管芯和衬底之间的热膨胀系数失配造成的应力很强以致实际上可能在互连半导体管芯和衬底的焊接点中产生裂 纹。而且，这些裂纹可能扩展至整个焊接点，从而降低或者甚至毁坏半导体管芯和衬底之间的电互连和/或物理连接。这种毁坏可能导致部分无用并因此需要完全重新制造。
技术实现思路
为了解决现有技术中所存在的问题，根据本专利技术的一个方面，提供了一种半导体器件，包括:在衬底上的导电焊盘；以及自所述导电焊盘延伸的第一止裂器，所述第一止裂器具有环形并且沿所述导电焊盘的外部区域设置。在可选实施例中，所述第一止裂器具有为所述环形的第一开口。在可选实施例中，半导体器件进一步包括为环形的第二止裂器，其中所述第二止裂器具有较小的直径并且相对于所述第一止裂器横向偏移。在可选实施例中，所述第一止裂器具有为所述环形的第一开口并且所述第二止裂器具有为所述环形的第二开口。在可选实施例中，所述环形是断环形。在可选实施例中，所述断环形包括多个重叠的圆弧。在可选实施例中，所述第一止裂器是沿所述导电焊盘的所述外部区域布置的多个止裂器之一。在可选实施例中，所述半导体器件进一步包括位于所述导电焊盘的中心区域内的第二止裂器。根据本专利技术的另一个方面，还提供了一种半导体器件，包括:在衬底上的凸块下金属层，所述凸块下金属层包括中心区域以及围绕所述中心区域的外部区域；在所述外部区域中所述凸块下金属化层上的第一止裂器，所述第一止裂器具有第一圆形。在可选实施例中，所述第一 止裂器是不连续的圆形。在可选实施例中，半导体器件进一步包括在所述凸块下金属层上的第二止裂器，所述第二止裂器具有第二圆形。在可选实施例中，半导体器件进一步包括具有第二圆形的第二止裂器以及具有第三圆形的第三止裂器，所述第一止裂器、所述第二止裂器以及所述第三止裂器在所述外部区域中相互横向分隔开。在可选实施例中，所述第一止裂器、所述第二止裂器以及第三止裂器是实心圆形。在可选实施例中，所述半导体器件进一步包括第四止裂器，具有第四圆形并且位于凸块下金属层的所述中心区域内。在可选实施例中，所述半导体器件，进一步包括:支撑衬底，具有面向所述凸块下金属层的导电层；位于所述导电层上的第二止裂器；以及接触所述第一止裂器和所述第二止裂器的导电材料。根据本专利技术的又一个方面，还提供了一种半导体器件，包括:在第一半导体衬底上的导电区域；以及在所述导电区域上的第一止裂器，所述第一止裂器包括引线接合到所述第一半导体衬底上的所述导电区域的引线。在可选实施例中，所述第一止裂器进一步包括引线接合到所述第一半导体衬底上的所述导电区域的多根引线。在可选实施例中，所述多根弓I线具有小于200 μ m的第一高度。在可选实施例中，所述引线包括圆柱形。在可选实施例中，所述导电区域是凸块下金属层。附图说明为更完整的理解实施例及其优点，现将结合附图所进行的以下描述作为参考，其中:图1A-图1E示出了根据一实施例的位于半导体管芯上的止裂器；图2A-图2B示出了根据一实施例的互连半导体管芯和支撑衬底的焊接点；图3A-图3B示出了根据一实施例的止裂器还形成在支撑衬底上的另一种实施例；图4A-图4C不出了根据一实施例的止裂器是多个圆柱的另一种实施例；图5A-图5C示出了根据一实施例的止裂器是沿半导体管芯和衬底的任一个或者两个上的接触焊盘的外部和内部布置的多个圆柱的又一种实施例；以及图6A-图6B示出了根据实一施方式的止裂器是接合到半导体管芯的一根或者多根引线的又一种实施例。除非另有说明，不同附图中的相应标号和符号通常指相应部件。将附图绘制成清楚地示出实施例的相关方面而不必须成比例绘制。具体实施例下面，详细讨论本专利技术各实施例的制造和使用。然而应该理解，本专利技术提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅示出了制造和使用本专利技术的具体方式，而不用于限制本专利技术的范围。本专利技术实施例将描述具体环境中的实施例，即用于晶圆级芯片尺寸封装件中的半导体管芯和衬底之间的焊接点(C4或者层叠封装(POP)互连结构)的止裂器。然而，本专利技术实施例也可应用于其他接合工艺。现在参考附图1A，示出了半导体IC管芯100，其具有半导体基体衬底101、有源器件103、金属层105、第一钝化层107、第一接触焊盘109、第二钝化层111、凸块下金属层(UBM) 113、以及第一止裂器115。半导体基体衬底101可包括掺杂的或者非掺杂的体硅，或者绝缘体上硅衬底的有源层(SOI)。通常，SOI衬底包括诸如硅、锗、硅锗、SO1、绝缘体上硅锗(SGOI)或者它们的组合的半导体材料层。其他可以使用的衬底包括多层衬底、梯度衬底或者混合取向衬底。有源器件103 (为了清楚，图1A仅示出了有源器件103中的一个)可形成在半导体基体衬底101上。作为本领域普通技术人员会理解，有源器件103可包括各种各样的有源和无源器件例如电容器、电阻器、电感器等，它们可用于为半导体IC管芯100产生期望结构和功能要求的设计。有源器件103可使用任何合适的方法形成在半导体基体衬底101内，否则形成在半导体基体衬底101的表面上。金属层105可形成在半导体基体衬底101和有源器件103上方，并且被设计成连接各种有源器件103以形成功能电路。尽管在图1A中示出为单层，金属层105可由介电材料(例如，低k介电材料)和导电材料(例如，铜)的交错层形成，并且可通过任何合适的工艺(例如，沉积，镶嵌，双镶嵌等)形成。在一种实施例中，可以有通过至少一个层间介电层(ILD)与半导体基体衬底101隔离的4个金属层，但是金属层105的精确数目取决于半导体IC管芯100的设计。第一钝化层107可以形成半导体基体衬底101上并在金属层105上方。第一钝化层107可由一种或者多种合适的介电材料制成,例如,氧化娃、氮化娃、低k介电材料(例如，掺碳的氧化物)、极低k介电材料(例如多孔掺碳的二氧化硅)、这些的组合等。第一钝化层107可通过诸如化学气相沉积(CVD)的工艺形成，然而也可以使用任何合适的工艺形成，并且可以具有在大约0.5 μ m和大约5 μ m之间的厚度，例如，大约9.25 KA。在第一钝化本文档来自技高网...

【技术保护点】
一种半导体器件，包括：在衬底上的导电焊盘；以及自所述导电焊盘延伸的第一止裂器，所述第一止裂器具有环形并且沿所述导电焊盘的外部区域设置。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：余振华，史达元，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：