本发明专利技术提供了一种浅沟槽隔离结构的制作方法，包括：在半导体衬底上依次覆盖氧化层和氮化层；进行曝光与刻蚀工艺，形成浅沟槽图形；沉积隔离层填满所述浅沟槽图形；对所述隔离层实施平坦化处理并留下部分隔离层；湿法刻蚀去除剩余隔离层后再去除所述氮化层。在本发明专利技术提供的浅沟槽隔离结构的制作方法中，平坦化处理未接触到氮化层，采用普通的研磨液就可以达到平坦化，降低了研磨液的成本，同时用湿法刻蚀去除氮化层上剩余的隔离层，解决了化学机械研磨产生的凹陷与侵蚀现象。
【技术实现步骤摘要】
本专利技术涉及半导体集成电路及其制造领域，特别涉及一种。
技术介绍
近年来，随着半导体集成电路制造技术的发展，芯片中所含元件的数量不断增加，元件的尺寸也因集成度的提升而不断地缩小。然而，无论元件尺寸如何缩小化，在芯片中各个元件之间仍必须有适当得绝缘或隔离，才能得到良好的元件性质。这方面的技术一般称为元件隔离技术(Device Isolation Technology),其主要目的是在各元件之间形成隔离物，并且在确保良好隔离效果的情况下，尽量缩小隔离物的区域，以空出更多的芯片面积来容纳更多的元件。在各种元件隔离技术中，局部硅氧化方法(L0C00S)和浅沟槽隔离结构(ShallowTrench, STI)制造过程是最常被采用的两种技术，尤其后者具有隔离区域小和完成后仍保持基本平坦性等优点，更是近年来颇受重视的半导体制造技术。浅沟道隔离区是0.25um以下半导体技术采用的通用隔离方法，这种隔离的优点是隔离效果好，而且占用面积小。传统的形成包括:参考图la，在硅衬底100上覆盖一层氧化娃垫层101和氮化娃层102 ;参考图1b,光刻后干法刻蚀,在氮化娃层102、氧化娃垫层101以及硅衬底100中形成浅沟槽图形103 (大面积图形区)与104 (高密度图形区);参考图lc，沉积氧化层与二氧化硅层105，填充浅沟槽图形103与104并作退火处理；参考图ld，通过化学机械研磨工艺去除氧化层与二氧化硅层105，停留在氮化硅层103上，研磨使用高选择比研磨液；参考图le，湿法刻蚀去除自然氧化层及氮化硅层103，形成浅沟槽隔离结构。传统的制作方法采用比较昂贵的高选择比研磨液来研磨二氧化硅层做平坦化处理，成本比较高，并且研磨到氮化硅表面后必须加上适量的过度研磨来保证氮化硅表面无氧化硅残留，从而导致大面积图形区103的氧化硅表面产生凹陷(Dishing)，高密度图形区104的氧化硅产生侵蚀(Erosion)现象，削弱了平坦化效果，最终降低浅沟槽隔离器件的隔离作用。
技术实现思路
本专利技术的目的在于提供一种，解决传统工艺中化学机械研磨产生的凹陷与侵蚀对平坦化的影响，保证浅沟槽隔离结构的隔离作用，同时能大幅降低化学机械研磨工艺的研磨液使用成本。本专利技术的技术方案是一种，包括以下步骤:提供一半导体衬底，并在所述半导体衬底上依次覆盖氧化层和氮化层；进行曝光与刻蚀工艺，形成浅沟槽图形；沉积隔离层，所述隔离层填满所述浅沟槽图形；对所述隔离层实施平坦化处理，平坦化处理后留下部分隔离层；湿法刻蚀去除剩余隔离层后再去除所述氮化层。进一步的，所述氧化层为氧化硅和氮氧化硅中的一种或其组合，所述氮化层为氮化硅和氮氧化硅中的一种或其组合。进一步的，所述隔离层的材质为氧化硅。进一步的，对所述隔离层实施平坦化处理采用化学机械研磨法。进一步的，所述化学机械研磨使用碱性二氧化硅作为研磨液。进一步的，对所述隔离层实施平坦化之后，所述氮化层上剩余的隔离层厚度为50埃 1000埃。进一步的，采用氢氟酸溶液去除所述剩余隔离层。进一步的，所述氢氟酸溶液中的氢氟酸的质量百分比为45% 55%，所述氢氟酸溶液的蚀刻率为50 60人/min。进一步的，采用磷酸溶液去除所述氮化层。进一步的，所述磷酸溶液中磷酸的质量百分比为80% 90%，所述磷酸溶液的蚀刻率为 45 55A/min。现有技术相比，本专利技术具有以下优点:1、平坦化处理只需要去除部分隔离层未接触到氮化层，相比于现有技术，不需要使用昂贵的高选择比研磨液，普通研磨液即可达到平坦化效果，大幅降低了平坦化过程中研磨液的使用成本；2、采用湿法刻蚀去除氮化层上剩余的隔离层，解决了传统工艺中化学机械研磨到氮化层界面产生的凹陷和侵蚀，提高了平坦化效果，保证浅沟槽隔离结构具有较好的隔离效果。附图说明图1a Ie为现有技术中浅沟槽隔离结构制作过程的结构示意图。图2为本专利技术一实施例中浅沟槽隔离结构的制作过程流程图。图3a 3e为本专利技术一实施例中浅沟槽隔离结构制作过程的结构示意图。具体实施例方式为使本专利技术的内容更加清楚易懂，以下结合说明书附图，对本专利技术的内容做进一步说明。当然本专利技术并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本专利技术的保护范围内。其次，本专利技术利用示意图进行了详细的表述，在详述本专利技术实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本专利技术的限定。本专利技术的核心思想是:对隔离层实施平坦化处理时不接触到氮化层，不需要采用昂贵的高选择比研磨液就能达到平坦化效果；剩余的部分隔离层用湿法刻蚀去除，解决了传统工艺中研磨到氮化层界面造成的凹陷与侵蚀。图2为本专利技术一实施例中浅沟槽隔离结构的制作过程流程图，如图2所示，本专利技术提出一种实现，包括以下步骤:步骤SO1:提供一半导体衬底，并在所述半导体衬底上依次覆盖氧化层和氮化层；步骤S02:进行曝光与刻蚀工艺，形成浅沟槽图形；步骤S03:沉积隔离层，所述隔离层填满所述浅沟槽图形；步骤S04:对所述隔离层实施平坦化处理，平坦化处理后留下部分隔离层；步骤S05:湿法刻蚀去除剩余隔离层后再去所述除氮化层。图3a 3e为本专利技术一实施例中浅沟槽隔离结构的制作过程的结构示意图，请参考图2所示，并结合图3a 图3e，详细说明本专利技术提出的:在步骤SOl中，提供半导体衬底200，并在半导体衬底200上依次覆盖氧化层201和氮化层202，形成图3a所示的结构。在本实施例中所述半导体衬底200可以是硅衬底、锗硅衬底或绝缘体上硅(S0I)，或本领域技术人员公知的其他半导体衬底；所述氧化层201为氧化硅和氮氧化硅中的一种或其组合；所述氮化层202为氮化硅和氮氧化硅中的一种或其组合；所述氧化层201采用热氧化法形成、或常压化学气相沉积法或低压化学气相沉积法沉积而成，所述氮化层202采用低压化学气相沉积法形成。在步骤S02中，进行曝光与刻蚀工艺，在所述氮化层202、氧化层201与半导体衬底200中形成浅沟槽图形203和204，如图3b所示。所述浅沟槽图形203、204的深度可以根据器件的结构、工艺要求以及设备工艺条件等确定。在步骤S03中，在所述浅沟槽图形203、204中沉积隔离层205，形成如图3c的结构；所述隔离层205填满所述浅沟槽图形203、204。在沉积隔离层205的步骤之前还包括，将氮化层202回拉，扩大氮化层浅沟槽图形203、204的宽度。在本实施例中所述隔离层205的材质为氧化硅。在其他实施例中可以根据应用或设备配置进行变通，比如ON (二氧化硅-氮化硅)或者ONO (二氧化硅-氮化硅-二氧化硅)结构等。在步骤S04中，对所述隔离层205实施平坦化处理，去除大部分的隔离层205并且不接触到氮化层202，在氮化层202上剩余部分隔离层205，形成如图3d所示的结构；所述氮化层上剩余的隔离层的厚度可以通过设定一定的研磨时间、设定对应的终点探测或设定对应的终点探测和相应的时间区间等工艺方法来控制；所述平坦化步骤采用化学机械研磨法，所述氮化硅上剩余隔离层厚度为50A到1000A，例如100A, 200A, 300A, 400A、500A, 600 A, 700 A, 800 A, 900 A, H: lIl 较佳的厚度为500A;所述化学机械研磨可以使用现有技术中普通的研磨液，以降低本文档来自技高网...
【技术保护点】
一种浅沟槽隔离结构的制作方法，其特征在于，包括以下步骤：提供一半导体衬底，并在所述半导体衬底上依次覆盖氧化层和氮化层；进行曝光与刻蚀工艺，形成浅沟槽图形；沉积隔离层，所述隔离层填满所述浅沟槽图形；对所述隔离层实施平坦化处理，平坦化处理后留下部分隔离层；湿法刻蚀去除剩余隔离层后再去除所述氮化层。
【技术特征摘要】
【专利技术属性】
技术研发人员：张明华，严钧华，黄耀东，方精训，彭树根，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。