超薄基板的封装方法技术

一种超薄基板的封装方法，提供一暂时性载板，形成至少一层的金属层及至少一层的介电层，用以制作所述超薄基板，所述超薄基板具有至少一个的封装单元，用以封装至少一个的芯片。在所述超薄基板表面形成至少一个的焊垫层，将所述超薄基板与所述暂时性载板分离，对所述超薄基板进行测试，用以汰选所述至少一个的封装单元中具有缺陷的封装单元，以不具有缺陷的封装单元各别以覆晶接合方式与所述芯片接合。是以，能提高整体封装制程的良率，且减少无谓的制作材料成本。

【技术实现步骤摘要】

本专利技术涉及一种基板的封装方法，特别是一种适用于超薄、高密度的封装基板，用于多组件整合复杂封装的晶圆级封装方法。
技术介绍
随着IC芯片的积集度追赶着摩尔定律的飞快发展，相应的封装技术亦不断地达到前所未有、创新的技术水准。而在众多创新出来的封装技术当中，晶圆级封装(WLP，Wafer Level Packaging or CSP, Chip Scale Package)是 IC 芯片封装的其中一种方式，也亦为具有指标性视为革命性技术突破的一环。与先前的技术最大的不同点在于:晶圆级封装的概念是直接在晶圆上进行且完成集成电路封装技术的制造，而非切割晶圆后再个别对IC芯片组装的传统封装制程。晶圆级封装后，IC芯片的尺寸与晶粒原有尺寸相同，因此业界亦称谓晶圆级芯片尺寸封装(WLCSP, Wafer Level Chip Scale Package)。但由于前述现有WLP尺寸限制了布局(layout)扇出(Fan-out)的范围，因此现今业界亦发展出 Fan-out WLP,如:inf inion 的 eWLB (Embedded wafer level ballgrid array)的技术，或是 Renasas 的 SiWLP (System in Wafer-Level Package)与SMARFTI (SMArt chip connection with Feed-Through Interposer)的技术。请参考图1A至图1F，是用以说明扇出晶圆级封装(FO-WLP)的简单示意图。然即如前所述，目前业界所谓扇出晶圆级封装并未有标准制程，各种相关技术间会略有所差异，但其技术概念大体上相同 。如图1A，提供一暂时性载板100，以晶圆级封装而言，此暂时性载板即可为一晶圆。如图1B，在所述暂时性载板上制作多层线路，包括制作金属层102、106的线路以及制作介电层104，在交替制作金属层102、106与介电层104，以形成多层线路(即封装IC芯片的多层基板)。在图1B仅显示部分以简化说明。实际上可能形成3至5层。如图1C，在所述多层线路上表面形成多个焊垫层108 (Ball Pad Layer)，如图1C中所示，焊垫层108透过导孔金属110与下方多层线路的金属层106连接。如图1D，透过所述焊垫层108，对芯片150 (裸晶，Die)进行封装112，封装112的方式例如为众所周知的覆晶凸块封装(Flip chip bump bonding)或者是微凸块焊接(MBB,micro bump bonding)或表面黏着球门阵列(SMT BGA, Surface Mount Ball Grid Array)封装。如图1E,接着,对已封装完成的芯片进行模封152 (Molding)。如图1F，使完成模封的芯片150及多层线路与所述暂时性载板100分离后，对多层线路下表面进行植球114(BGA Ball mounting)。前述关于扇出晶圆级封装的说明为简化的描述，然基本概念皆为在晶圆100上制作多层线路，封装芯片150后，自暂时性载板100 (晶圆)分离，再进行切割制程(Dice orSigulation)，始完成个别IC芯片150的封装。然，而前述封装制程良率主要取决于其个别封装构成部分的良率的总和而决定。前述晶圆级封装而言，必须先对整个晶圆100实施封装(wafer molding)后,方能进行切割制程(Dice or Sigulation)。而无法避免当中的多层线路(即封装IC芯片的多层基板)造成个别IC芯片封装的失败，仍需在切割制程(Diceor Sigulation)后才挑选出封装合格的IC芯片。再者，以Renasas所提出的SMAFTI封装方法,用于封装内存芯片(Memory Chip)及系统单芯片(SoC, System-0n-a-Chip)或逻辑芯片(Logic Chip)为例: 首先，在晶圆表面制作多层线路(FTI, Feed-Through Interposer),即所谓中介层； 对内存芯片(Memory Chip)进行封装(bonding)； 对整个晶圆实施封装(wafer molding)； 移除晶圆(Silicon Wafer)； 透过中介层(FTI, Feed-Through Interposer),对系统单芯片(SoC,System-0n-a-Chip)或逻辑芯片(Logic Chip)进行封装(bonding)。整个完成封装的产品(封装内存芯片及系统单芯片或逻辑芯片)则采用球门阵列(BGA)以连接至外部的系统电路板(PCB)。封装制程的整体良率主要取决于其各别构成部分的良率的总和而决定。以前述为例即为1.制作多层线路(FTI, Feed-Through Interposer) ；2.封装内存芯片;3.封装系统单芯片或逻辑芯片三个部分的良率。而以前述SMAFTI制程而言，多层线路(FTI, Feed-Through Interposer)的良率必然为封装制程整体良率的其中一个主要因素并且无法避免。即便对多层线路(FTI，Feed-Through Interposer)先行测试，由于其是采用晶圆模封(wafer molding)。而无法选择性地对个别IC芯片决定封装(bonding)或者是模封(molding)。不仅对封装制程整体良率的提升有所阻碍，更是导致成本无谓增加的主要因素。并且，前述晶圆级封装的技术亦多仅限用于先对单一种裸晶进行封装(FlipChip)，目前封装技术业界并未就超薄的软性多层基板的封装进行多种组件整合封装的应用有具体的解决方案。并且，如前述晶圆级封装中的多层基板先用以对系统单芯片(SoC，System-0n-a-Chip)或逻辑芯片(Logic Chip)进行封装(bonding)后,再利用多层基板的另外一侧球门阵列(BGA)以连接至外部的系统电路板(PCB)，方完成整个封装的产品。当封装制程的复杂度、整合密度不断提高时，采用软性多层基板的封装制程也逐渐不断地开发出更多封装技术的可能性，已被视为未来次世代的封装技术。若仍采用前述相同现有晶圆级封装的制程概念，即存在无法对多层线路(FTI, Feed-Through Interposer)先行测试的缺点，同样地无法实现先行完整测试。而因采用软性多层基板的封装制程能应用于多组件整合复杂封装的晶圆级封装的优点亦无从发挥起，也仍存在良率亟待提升的问题。是以，势必需发展一软性超薄基板封装制程的全方位解决方案，针对测试、封装、模封而完成成品的各制程步骤，提出一超薄基板的封装及测试方法。
技术实现思路
本专利技术的主要目的在于提供一种超薄基板的封装及测试方法，可先行测试多层基板，适用于复杂度高、整合密度高的封装制程，不仅能提升晶圆级封装制程的整体良率，更能有效地进一步减少无谓的制作材料成本。为实现上述目的，本专利技术提供如下技术方案: 一种，包括如下步骤: 提供一暂时性载板； 形成至少一层的金属层及至少一层的介电层，用以制作所述超薄基板，所述超薄基板具有至少一个的封装单元，用以封装至少一个的芯片； 在所述超薄基板表面形成至少一个的焊垫层； 将所述超薄基板与所述暂时性载板分离； 对所述超薄基板进行测试，本文档来自技高网...

【技术保护点】
一种超薄基板的封装方法，包括：提供一暂时性载板；形成至少一层的金属层及至少一层的介电层，用以制作所述超薄基板，所述超薄基板具有至少一个的封装单元，用以封装至少一个的芯片；其特征在于，包括如下步骤：在所述超薄基板表面形成至少一个的焊垫层；将所述超薄基板与所述暂时性载板分离；对所述超薄基板进行测试，用以汰选所述至少一个的封装单元中具有缺陷的封装单元；以模封板的尺寸为单位，切割所述超薄基板，用以筛选出不具有缺陷的封装单元；以不具有缺陷的所述封装单元，各别以覆晶接合方式与所述芯片接合；以及对所述模封板上已覆晶接合的所述芯片进行模封。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：古永延，施莹哲，
申请(专利权)人：巨擘科技股份有限公司，
类型：发明
国别省市：