超薄基板的封装方法技术

一种超薄基板的封装方法，包括提供一暂时性载板。形成至少一层金属层及至少一层介电层，超薄基板具有至少一个封装单元，用以封装至少一个芯片。在该超薄基板表面形成至少一个焊垫层。将超薄基板与暂时性载板分离。对超薄基板进行测试，用以汰选至少一个封装单元中具有缺陷的封装单元，用不具有缺陷的封装单元分别以覆晶接合方式与该些芯片接合。这种结构能提高整体封装制程之优良率，并且减少无谓的制作材料成本。

【技术实现步骤摘要】

本专利技术涉及基板的封装方法
，特别是一种适用于采用超薄、高密度的封装基板，用于多组件整合复杂封装的晶圆级封装方法。
技术介绍
随着IC芯片的积集度追赶着摩尔定律的飞快发展，相应的封装技术亦不断地达到前所未有、创新的技术水准。而在众多创新出来的封装技术当中，晶圆级封装(WLP，WaferLevel Packaging or CSP, Chip Scale Package)是IC芯片封装的其中一种方式，也是具有指标性视为革命性技术突破的一环。与先前的技术最大的不同点在于:晶圆级封装是直接在晶圆上进行且完成集成电路封装技术的制造，并不是切割晶圆后再个别对IC芯片组装的传统封装工艺。晶圆级封装后，IC芯片的尺寸与晶粒原有尺寸相同，因此业界亦称谓晶圆级芯片尺寸封装(WLCSP, Wafer Level Chip Scale Package)。但由于前述现有WLP尺寸限制了布局(layout)扇出(Fan-out)的范围，因此现今业界也发展出 Fan-out WLP,如 :inf inion 的 eWLB (Embedded wafer level ballgrid array)的技术，或是 Renasas 的 SiWLP (System in Wafer-Level Package)与SMARFTI (SMArt chip connection with Feed-Through Interposer)的技术。请参考附图1A至附图1F，附图1A至附图1F是用以说明扇出晶圆级封装(FO-WLP)的简单示意图。但是，目前业界所谓扇出晶圆级封装并没有标准工艺，各种相关技术间会略有所差异，但其技术概念大体上相同。参见附图1A，提供一暂时性载具100，对晶圆级封装而言，暂时性载具100即可为一晶圆。参见附图1B，在暂时性载具100上制作多层线路，包括制作金属层102、106的线路以及制作介电层104，并交替制作金属层102、106与介电层104，以形成多层线路(即封装IC芯片的多层基板)。附图1B仅显示部分以简化说明。实际上可能形成3至5层。参见附图1C，在多层线路上表面形成多个焊垫层108 (Ball Pad Layer)，焊垫层108透过导孔金属110与下方多层线路的金属层106连接。参见附图1D，透过多个焊垫层108，对芯片150 (裸晶，Die)进行封装112，封装112的方式例如为众所周知的覆晶凸块封装(Flip chip bump bonding)或者是微凸块焊接(MBB, micro bump bonding)或表面黏着球门阵列(SMT BGA, Surface Mount Ball GridArray)封装。参见附图1E，接着，对已封装完成的芯片进行模封152 (Molding)。参见附图1F，使完成模封的芯片150及多层线路与暂时性载具100分离后，对多层线路下表面进行植球114(BGA Ball mounting)。如前所述关于扇出晶圆级封装的说明为简化的描述，然而基本概念都是在晶圆100上制作多层线路，封装芯片150后，从暂时性载具100 (晶圆)分离，再进行切割工艺(Dice or Sigulation)，才能完成个别IC芯片150的封装。然而，前述封装工艺的良品率主要取决于个别封装构成部分的良品率的总和而决定。对前述晶圆级封装而言，必须先对整个晶圆100实施封装(wafer molding)后,才能进行切割工艺(Dice or Sigulation)。而无法避免当中的多层线路(即封装IC芯片的多层基板)造成个别IC芯片封装的失败，仍需在切割工艺(Dice or Sigulation)后才挑选出封装合格的IC芯片。另外，以Renasas所提出的SMAFTI封装方法,用于封装内存芯片(Memory Chip)及系统单芯片(SoC, System-0n-a-Chip)或逻辑芯片(Logic Chip)为例；首先，在晶圆表面制作多层线路(FTI, Feed-Through Interposer),即所谓中介层。对内存芯片(MemoryChip)进行封装(bonding)。对整个晶圆实施封装(wafer molding)。移除晶圆(SiliconWafer)。透过中介层(FTI,Feed-ThroughInterposer),对系统单芯片(SoC, System-0n-a-Chip)或逻辑芯片(Logic Chip)进行封装(bonding)。整个完成封装的产品(封装内存芯片及系统单芯片或逻辑芯片)则采用球门阵列(BGA)以连接至外部之系统电路板(PCB)。封装工艺的整体良口率主要取决于各个构成部分的良品率的总和。如前述为例，即为1.制作多层线路(FTI, Feed-Through Interposer) ；2.封装内存芯片;3.封装系统单芯片或逻辑芯片三个部分的良品率。而如前述SMAFTI工艺而言，多层线路(FTI, Feed-Through Interposer)的良品率必然为封装工艺整体良品率的其中一个主要因素并且无法避免。即便对多层线路(FTI, Feed-Through Interposer)先行测试，由于其采用晶圆模封(wafer molding)。而无法选择性地对个别IC芯片决定封装(bonding)或者是模封(molding)。不仅对封装工艺整体良率的提升有所阻碍，更是导致成本无谓增加的主要因素。并且，前述晶圆级封装的技术多数仅限用于先对单一种裸晶进行封装(FlipChip)，目前封装技术业界并未就超薄的软性多层基板的封装进行多种组件整合封装的应用有具体的解决方案。并且，如前述晶圆级封装中的多层基板先用以对系统单芯片(SoC, System-0n-a-Chip)或逻辑芯片(Logic Chip)进行封装(bonding)后，再利用多层基板的另外一侧球门阵列(BGA)以连接至外部之系统电路板(PCB)，方能完成整个封装的产品。当封装工艺的复杂度、整合密度不断提高时，采用软性多层基板的封装工艺也逐渐不断地开发出更多封装技术的可能性，已被视为未来次世代的封装技术。若仍采用前述相同公知的晶圆级封装的工艺概念，即存在无法对多层线路(FTI, Feed-Through Interposer)先行测试的缺点，同样地无法实现先行完整测试。而因采用软性多层基板的封装工艺能应用于多组件整合复杂封装的晶圆级封装的优点亦无从发挥起，也仍存在良率亟待提升的问题。因此，势必需发展一软性超薄基板封装工艺的全方位解决方案，针对测试、封装、模封而完成成品的各工艺步骤，提出一超薄基板之封装及测试方法。
技术实现思路
本专利技术的目的是为了解决上述技术问题，提供一种超薄基板之封装方法，以期实现先行测试基板，适用于复杂度高、整合密度高之封装工艺，不仅能提升晶圆级封装工艺的整体良率，更能有效低进一步减少无谓的制作材料成本。本专利技术采取的技术方案是: 一种，包括:提供一暂时性载板；形成至少一层金属层及至少一层介电层，用以制作所述超薄基板，所述超薄基板具有至少一个封装单元，用以封装至少一个芯片；在所述超薄基板表面形成至少一个焊垫层；将所述超薄基板与所述暂时性载板分离；对所述超薄基板进行测试，用以汰选所述至少一个封装单元中具本文档来自技高网...

【技术保护点】
一种超薄基板的封装方法，包括：提供一暂时性载板；形成至少一层金属层及至少一层介电层，用以制作所述超薄基板，所述超薄基板具有至少一个封装单元，用以封装至少一个芯片；在所述超薄基板表面形成至少一个焊垫层；将所述超薄基板与所述暂时性载板分离；对所述超薄基板进行测试，用以汰选所述至少一个封装单元中具有缺陷的封装单元；以所述封装单元为单位，切割所述超薄基板，用以筛选出不具有缺陷的封装单元；以模封板的尺寸为单位，重组不具有缺陷的所述封装单元后，分别以覆晶接合方式与所述芯片接合；以及对所述模封板上已覆晶接合的所述芯片进行模封。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：古永延，施莹哲，
申请(专利权)人：巨擘科技股份有限公司，
类型：发明
国别省市：