一种存储阵列及存储器制造技术

本发明专利技术涉及一种存储阵列，以及含有该存储阵列的存储器，包括正常存储阵列和特殊存储阵列，所述特殊存储阵列设置在正常存储阵列的两侧，其特征在于：所述特殊存储阵列包括位线，所述位线为折叠的位线，所述折叠的位线的两端分别接有存储单元。本发明专利技术提供了一种可以省去相应的控制电路和熔丝结构，节省测试时间和芯片面积的存储阵列及存储器。

【技术实现步骤摘要】

本专利技术涉及一种存储阵列，以及含有该存储阵列的存储器。
技术介绍
参见图1，随着工艺尺寸的缩小，为减小单元尺寸的芯片面积，一般采用开路位线结构。1，3，5是存储阵列，由一根或多根字线Wl和位线(BL_0、BL_e)组成，2，4是灵敏放大器阵列，由一个或多个灵敏放大器组成。当对存储阵列3进行操作时，3中的字线WL被激活，其它的字线处于未激活状态，与该字线相连的存储单元的信息通过与存储单元相连的位线，即偶数位线BL_e和奇数位线BL_o，传递到2，4中的灵敏放大器，通过该灵敏放大器可以对存储单元进行读写操作。输入到2，4的位线有两种，一种来自于要进行操作的存储阵列，用于传递存储单元中的信息，另一种来自于未被激活的存储阵列，作为灵敏放大器的比较基准，因此需要2和4两个灵敏放大器阵列来处理一根字线上的存储单元的数据。而且对于任何一个存储阵列的读写操作都需要另两块相邻的存储阵列提供基准位线。由于开路位线结构的特点，即需要相邻的存储阵列提供基准位线，为了读写边界的存储阵列，需要加入额外的存储阵列提供基准位线。参见图2，其中0，1，2，3，4，5，6，7为正常的存储阵列，O ‘和7’为额外的存储阵列。正常的存储阵列和额外的存储阵列具有相同的芯片面积和相同数目的存储单元。由于加入的两个额外的存储阵列中的存储单元不能读写，为了提高利用率采用了图3中所示结构，其中1，2，3，4，5，6，7为正常存储阵列，O ‘和O “为特殊存储阵列。正常存储阵列和特殊存储阵列具有相同的芯片面积和相同数目的存储单元。在特殊存储阵列O’和O “中，分别只有一半存储单元可以被读写，即O ‘和O”组成一个正常存储阵列。相对于图2中的结构，整个存储器使用的芯片面积减少，提高了利用率。但是由于O’和O “中的字线在逻辑上是相同的字线地址，因此需要为两个特殊单元配备相同的控制电路，浪费了芯片芯片面积。在存储器制造时，由于制造工艺的限制和稳定性的退化，某些存储单元可能无法工作，为了提高产品良率，引入了冗余存储单元的修复方式。这些冗余存储单元可以用来修复失效的存储单元。为了使用这些冗余单元，必须将被其替换的存储单元的地址永久记录在电路中，但是由于这些失效的存储单元是在生产之后才出现的，因此引入激光熔丝技术记录这些被替换的存储单元的地址。这些熔丝采用了特殊工艺和特殊的布局占用了大量的芯片面积，同时由于进行激光熔丝的操作需要大量的时间，也使得产品成本提升。在图3的结构中，由于特殊存储阵列O ‘和0“中字线具有相同的逻辑地址但在物理上又是不同位置，因此需要为O’和O “都配置熔丝，造成芯片面积和时间的浪费使产品成本提高。
技术实现思路
本专利技术为解决
技术介绍
中存在的技术问题，而提供一种新的存储阵列以及含有该存储阵列的存储器。本专利技术的技术解决方案是:本专利技术为一种存储阵列，包括位线，其特殊之处在于:所述位线为折叠的位线，折叠的位线的两端分别接有存储单元。上述位线从中部折叠，折叠后的两段等长。上述折叠位线为多条，成对称排列。一种含有上述存储阵列的存储器，包括正常存储阵列和特殊存储阵列，特殊存储阵列设置在正常存储阵列的两侧，其特殊之处在于:所述特殊存储阵列包括位线，位线为折叠的位线，折叠的位线的两端分别接有存储单元。上述位线从中部折叠，折叠后的两段等长。上述折叠位线为多条，成对称排列。本专利技术提出了一种折叠式位线结构，折叠式的位线长度与传统的位线长度相同，且其所相连的存储单元的个数也与传统的位线相同。而含有折叠式的位线的特殊存储阵列的芯片面积和存储单元都是正常存储阵列中的一半，因此其节省了芯片的面积；同时由于特殊存储阵列中和折叠式的位线连接的存储单元不需要进行读写操作，因而可以省去相应的控制电路和熔丝结构，节省了测试时间和芯片面积。附图说明图1是现有技术中采用开路位线结构的芯片结构示意图；图2是现有技术中的一种存储器的阵列结构示意图；图3是现有技术中的另一种存储器的阵列结构示意图；图4是本专利技术的存储阵列和现有技术中的存储阵列对比图；图5是本专利技术的存储器的阵列结构示意图。具体实施例方式参见图4，本专利技术采用了一种新的结构以减少芯片面积和缩短测试时间，其中I为
技术介绍
存储器结构中的位线的结构，2为本专利技术所提出的位线的结构，位线为折叠的位线结构。2中的位线长度与I中相同，且所相连的存储单元的个数也相同。位线从中部折叠，折叠后的两段等长；折叠位线为多条，成对称排列。参见图5，本专利技术提出的运用折叠的位线的存储器结构，其中0，1，2，3，4，5，6，7为正常存储阵列，I和II为特殊存储阵列。特殊存储阵列I和II的芯片面积和存储单元都是正常存储阵列中的一半。特殊存储阵列I和II用于为正常存储阵列O和7提供基准位线，其中的存储单元不能被读写。作为基准位线，为保证其电阻和电容与正常位线的电阻和电容相同，它需要和正常的位线具有相同的尺寸以及和相同个数的存储单元相连，以保证不会引入多余的噪声致使放大器的不能正常工作，因此特殊存储阵列I和II的位线均采用折叠的位线。权利要求1.一种存储阵列，包括位线，其特征在于:所述位线为折叠的位线，所述折叠的位线的两端分别接有存储单元。2.根据权利要求1所述的存储阵列，其特征在于:所述位线从中部折叠，折叠后的两段等长。3.根据权利要求1或2所述的存储阵列，其特征在于:所述折叠位线为多条，成对称排列。4.一种含有上述存储阵列的存储器，包括正常存储阵列和特殊存储阵列，所述特殊存储阵列设置在正常存储阵列的两侧，其特征在于:所述特殊存储阵列包括位线，所述位线为折叠的位线，所述折叠的位线的两端分别接有存储单元。5.根据权利要求4所述的存储器，其特征在于:所述位线从中部折叠，折叠后的两段等长。6.根据权利要求4或5所述的存储器，其特征在于:所述折叠位线为多条，成对称排列。全文摘要本专利技术涉及一种存储阵列，以及含有该存储阵列的存储器，包括正常存储阵列和特殊存储阵列，所述特殊存储阵列设置在正常存储阵列的两侧，其特征在于所述特殊存储阵列包括位线，所述位线为折叠的位线，所述折叠的位线的两端分别接有存储单元。本专利技术提供了一种可以省去相应的控制电路和熔丝结构，节省测试时间和芯片面积的存储阵列及存储器。文档编号G11C7/18GK103187090SQ20131008885公开日2013年7月3日 申请日期2013年3月19日 优先权日2013年3月19日专利技术者俞冰 申请人:西安华芯半导体有限公司本文档来自技高网...

【技术保护点】
一种存储阵列，包括位线，其特征在于：所述位线为折叠的位线，所述折叠的位线的两端分别接有存储单元。

【技术特征摘要】

【专利技术属性】
技术研发人员：俞冰，
申请(专利权)人：西安华芯半导体有限公司，
类型：发明
国别省市：