硅单晶基底及其制造方法技术

本发明专利技术是硅晶体基底及其制造方法。提供硅单晶基底，所述硅单晶基底在基底中有均匀的阻抗，在基底表面层有较少的BMD，并且在基底厚度的中心有适中的BMD。硅单晶基底通过切割用佐克拉斯基方法生长的硅单晶所形成，所述基底具有以下特征。硅单晶基底第一主表面中心的电阻率不低于50Ω·cm，并且第一主表面的电阻率变化率不大于3%。位于第一主表面与50μm深的平面之间的区域中的氧沉淀物块体微缺陷的平均密度低于1×108/cm3。位于离第一主表面300μm深的平面与400μm深的平面之间的区域中的氧沉淀物块体微缺陷的平均密度不低于1×108/cm3且不大于1×109/cm3。

【技术实现步骤摘要】

本专利技术涉及，尤其是涉及由佐克拉斯基方法生长的硅单晶切片形成的娃单晶基底及其制造方法。
技术介绍
安装在汽车、家用电器或类似物上的功率器件应该有高的击穿电压，以及影响其特性的基底电阻。因此，要求用作基底的硅晶片电阻率高而其变化却少。用于功率器件的基底的硅单晶主要用佐克拉斯基方法(CZ方法)制造。使用CZ方法，由于如硼和磷的掺杂物相对硅单晶的偏析系数小于I，硅熔体中的掺杂物浓度会随着硅单晶生长而变高。因此，长成的硅单晶中的掺杂物浓度在生长轴方向有变化，结果是，硅单晶的电阻率在生长轴方向有变化。因此，电阻率难以控制。日本专利公开号N0.2003-137687描述了抑制晶体生长方向电阻率变化的方法，该方法包括对应于25-30%的硼浓度向初始硅熔体加入磷并用佐克拉斯基方法生长晶体。日本专利公开号N0.2007-191350描述了制造用于IGBT(绝缘栅双极晶体管)的硅单晶晶片的方法，其中晶片径向的电阻率变化不大于5 %。本专利技术要解决的问题最近，用BCD (双极晶体管，CMOS (互补金属氧化物半导体)、和DMOS (扩散金属氧化物半导体))方法形成的功率半导体已经广泛用于击穿电压为本文档来自技高网...

【技术保护点】
通过切割用佐克拉斯基方法生长的硅单晶所形成的硅单晶基底，其包括：第一主表面；和与所述第一主表面相对的第二主表面，所述硅单晶基底的所述第一主表面中心的电阻率不低于50Ω·cm，并且所述第一主表面的电阻率变化率不大于3%，器件形成区中氧沉淀物块体微缺陷的平均密度低于1×108cm3，所述器件形成区为位于所述第一主表面与所述第一主表面朝向所述第二主表面50μm深度处的平面之间的区域，并且一个区域中氧沉淀物块体微缺陷的平均密度不低于1×108/cm3且不大于1×109/cm3，所述区域为位于所述第一主表面朝所述第二主表面深入300μm深度处的平面与400μm深度处的平面之间的区域。

【技术特征摘要】
2011.12.21 JP 2011-2799561.通过切割用佐克拉斯基方法生长的硅单晶所形成的硅单晶基底，其包括: 第一主表面；和 与所述第一主表面相对的第二主表面， 所述硅单晶基底的所述第一主表面中心的电阻率不低于50 Ω.Cm，并且所述第一主表面的电阻率变化率不大于3%， 器件形成区中氧沉淀物块体微缺陷的平均密度低于I X IO8Cm3，所述器件形成区为位于所述第一主表面与所述第一主表面朝向所述第二主表面50 μ m深度处的平面之间的区域，并且 一个区域中氧沉淀物块体微缺陷的平均密度不低于I X IOVcm3且不大于lX109/cm3，所述区域为位于所述第一主表面朝所述第二主表面深入300 μ m深度处的平面与400 μ m深度处的平面之间的区域。2.权利要求1的硅单晶基底，其中 所述硅单晶基底的氧浓度不低于5.0 X IO17原子/cm3且不大于7.0 X IO17原子/cm3，并且氮浓度不低于2.0X IO13原子/cm3且不大于4.0X IO14原子/cm3。3.一种器件，其包括: 权利要求1或2的硅单晶基底；和 ...

【专利技术属性】
技术研发人员：中居克彦，大久保正道，坂本光，
申请(专利权)人：硅电子股份公司，
类型：发明
国别省市：