半导体器件制造技术

本发明专利技术提供了一种半导体器件，该半导体器件能够在不增加导线的数量以及不改变基板的情况下改变被分配给焊球的半导体芯片的电极焊盘。半导体器件包括具有第一和第二电极焊盘的半导体芯片，以及半导体芯片安装于其上的封装基板。封装基板包括具有比第一和第二导线的宽度大的宽度的第一针脚、具有比第一和第二导线的宽度大的宽度的第二针脚、能够与外部耦接的焊球、将第一针脚与焊球耦接的第一导线以及将第一针脚与第二针脚耦接的第二导线。第一接合导线将第一针脚与第一电极焊盘耦接，或者将第二针脚与第二电极焊盘耦接。

【技术实现步骤摘要】

本专利技术涉及半导体器件，并且更特别地涉及适用于与外部LSI耦接的半导体器件。
技术介绍
LSI封装的焊球布局(ball arrangement)通过例如对到外部LSI的布线予以考虑来确定。在LSI封装的焊球布局被确定之后，布局通常无法改变。因此，当外部LSI本身被改变，或者外部LSI的规格被改变时，取决于LSI封装的焊球布局，有可能在LSI封装与外部LSI之间的布线会变得拥塞。近年来，LSI封装的焊球间距(焊球的布局间隔)被减小，并且封装基板层(例如，PCB基板)的数量同样被减少。此外，在基板上的配置根据每个客户而改变。结果，在LSI封装与外部LSI之间的布线更易于变得拥塞。为此，即使在外部LSI已经改变时，在LSI封装与外部LSI之间的布线拥塞也需要尽可能多地抑制。在日本未经审核的专利公开N0.2002-237567和日本未经审核的专利公开N0.2010-103442中公开了相关的技术。图12是示出日本未经审核的专利公开N0.2002-237567所公开的半导体器件的配置的示意图。图12所示的相关技术的半导体器件是其中层叠式多芯片(第一芯片3和第二芯片4)被安装于基板之上的封装。在图12所示的半导体器件中，辅助针脚(auxiliarystitch)9、10、16、17和18形成于基板I的绝缘层2上，作为除正常针脚外的冗余针脚。辅助针脚9和10通过跳线(jump wire) 11相互稱接。在第一芯片3上的焊盘A通过导线5与针脚6导线接合，而在第二芯片4上的焊盘A通过导线7与针脚8导线接合。此外，针脚6与辅助针脚9接线，而针脚8与辅助针脚10接线。以上述配置，即使在半导体芯片被改变为具有不同焊盘布局的另一个芯片时，该改变能够在没有出现交叉线的情况下通过一种基板灵活地处理。另外，日本未经审核的专利公开N0.2010-103442公开了电子构件的安装基板，包括具有其上提供了电子构件的安装区域的安装表面的基板、排列于基板边缘上的多个外部电极、用于排列于安装表面上的安装区域之外的导线接合的多个第一电极焊盘、用于排列于安装表面的安装区域之内的倒装芯片的多个第二电极焊盘、将第一电极焊盘与外部电极按照一对一的方式耦接的第一布线部分以及将第一电极焊盘与第二电极焊盘按照一对一的方式耦接的第二布线部分。第二布线部分将在基板的前后方向上具有相反的位置关系的第一电极焊盘与第二电极焊盘耦接。
技术实现思路
但是，在图12所示的半导体器件中，因为在基板上的各个辅助针脚之间需要导线接合，所以引起了导线数量增加的问题。此外，在各个辅助针脚之间的导线接合的耦接方向不同于在半导体芯片的焊盘与正常针脚之间的导线接合的耦接方向。这导致了制造工艺增加的问题。根据本专利技术的一个方面，本专利技术提供了一种半导体器件，包括:具有第一和第二电极焊盘的半导体芯片；以及半导体芯片安装于其上的封装基板，其中封装基板包括第一和第二电极、能够与外部耦接的第一外部电极、将第一电极与第一外部电极耦接的第一导线以及将第一电极与第二电极耦接的第二导线，并且其中封装基板还包括将第一电极与第一电极焊盘耦接或者将第二电极与第二电极焊盘耦接的第一接合导线。根据本专利技术的另一个方面，本专利技术提供了一种半导体器件，包括:具有第一和第二电极焊盘的半导体芯片；以及半导体芯片安装于其上的封装基板，其中封装基板包括具有对应于第一电极焊盘与第二电极焊盘之间的布局间隔的长度的第一电极、能够与外部耦接的第一外部电极以及将第一电极与第一外部电极耦接的第一导线，并且其中封装基板还包括将第一电极与第一电极焊盘耦接或者将第一电极与第二电极焊盘耦接的第一接合导线。与相关技术相比，以上述电路配置，分配给焊球的半导体芯片的电极焊盘能够在不增加导线数量的情况下改变。利用该半导体器件，例如，即使外部LSI被改变，也没有必要为了降低布线拥塞而特意改变基板。根据本专利技术的各个方面，本专利技术能够提供能够在与相关技术相比不增加导线数量的情况下改变分配给焊球的半导体芯片的电极焊盘的半导体器件。附图说明图1A是示出根据本专利技术的第一实施例的半导体器件的一部分的平面图；图1B是示出根据本专利技术的第一实施例的半导体器件的一部分的平面图；图2是示出根据本专利技术的第一实施例的半导体器件的截面图；图3是示出根据本专利技术的第一实施例的第一改型实例的半导体器件的平面图；图4是示出根据本专利技术的第一实施例的第二改型实例的半导体器件的平面图；图5是示出根据本专利技术的第一实施例的第三改型实例的半导体器件的平面图；图6是示出根据本专利技术的第二实施例的半导体器件的一部分的平面图；图7是示出根据本专利技术的第二实施例的一个改型实例的半导体器件的平面图；图8是示出采用本专利技术的半导体器件的整体配置的示意图；图9是示出根据本专利技术的第三实施例的半导体器件的一部分的平面图；图1OA是示出根据本专利技术的第四实施例的半导体器件的一部分的平面图；图1OB是示出根据本专利技术的第四实施例的半导体器件的一部分的平面图；图1lA是示出相关技术的问题的示意图；图1lB是示出相关技术的问题的示意图；以及图12是示出相关技术的半导体器件的示意图。具体实施方式本专利技术的实施例将在下面参照附图来描述。由于附图被简化了，本专利技术的技术范围不应仅基于图示作窄的理解。相同的元件由相同的参考数字或符号来表示，并且将会省略重复的描述。为了方便起见，以下所描述的实施例将在需要时通过划分成多个部分或更多的实施例来描述。但是，这些部分或更多的实施例并不是彼此不相关的，除非另有说明，并且它们之一涉及包括其他部分或实施例的全部或一部分的改型实例、细节、补充说明等。同样，在下面的实施例中，当提到数字元素(包括部件的数量、值、量、范围等)时，元件的数量并不仅限于特定的数字，除非另有说明或者除非数字在原则上显然限定于具体的数字。数字可以大于或小于特定的数字。此外，在下面的实施例中，不言而喻的是构件(包括基本步骤等)并不总是不可缺少的，除非另有说明或者除非该构件在原则上显然是不可缺少的。类似地，在下面的实施例中，当提到构件的形状、它们的位置关系等时，基本上近似的和类似的形状等都包含于其中，除非另有说明或者除非能够认为在原则上显然不包含它们。该结论同样适用于以上所描述的数字值和范围。第一实施例图1A是示出根据本专利技术的第一实施例的半导体器件101的一部分的平面图。根据本实施例的半导体器件101能够在不使接合导线彼此相交的情况下仅通过简单改变接合导线的耦接目标来改变被分配给焊球(这些焊球为外部焊球)的半导体芯片的电极焊盘。与相关技术不同，在这种情况下，没有必要新添加接合导线。为此，根据本实施例的半导体器件101能够在不增加导线数量的情况下改变分配给焊球的半导体芯片的电极焊盘。利用半导体器件，例如，即使外部LSI被改变，也没有必要为了降低布线拥塞而特意改变封装基板。在下文，将详细地描述根据本专利技术的第一实施例。(半导体器件101的第一平面图)如图1A所示，半导体器件101包括封装基板102以及布置于封装基板102上的半导体芯片103。在半导体芯片103上沿着半导体芯片103的外周边布置了电极焊盘(第一电极焊盘)Pl和电极焊盘(第二电极焊盘)P2。在图1A的实例中，电极焊盘Pl和电极焊盘P2按照从纸平面的左侧到右侧的顺序排列。事实上，除了电极焊盘Pl和本文档来自技高网...

【技术保护点】
一种半导体器件，包括：具有第一和第二电极焊盘的半导体芯片；以及所述半导体芯片安装于其上的封装基板，其中所述封装基板包括：第一和第二电极；能够与外部耦接的第一外部电极；用于将所述第一电极与所述第一外部电极耦接的第一导线；以及用于将所述第一电极与所述第二电极耦接的第二导线，并且其中所述封装基板还包括用于将所述第一电极与所述第一电极焊盘耦接的或者将所述第二电极与所述第二电极焊盘耦接的第一接合导线。

【技术特征摘要】
2011.12.14 JP 2011-2732941.一种半导体器件，包括: 具有第一和第二电极焊盘的半导体芯片；以及 所述半导体芯片安装于其上的封装基板， 其中所述封装基板包括: 第一和第二电极； 能够与外部耦接的第一外部电极； 用于将所述第一电极与所述第一外部电极耦接的第一导线；以及 用于将所述第一电极与所述第二电极耦接的第二导线，并且 其中所述封装基板还包括用于将所述第一电极与所述第一电极焊盘耦接的或者将所述第二电极与所述第二电极焊盘耦接的第一接合导线。2.根据权利要求1所述的半导体器件， 其中所述第一和第二 电极被布置为分别面对着所述第一和第二电极焊盘。3.根据权利要求1所述的半导体器件， 其中所述第一和第二电极被布置为分别平行于所述第一和第二电极焊盘。4.根据权利要求1所述的半导体器件， 其中所述封装基板包括: 第三和第四电极； 能够与外部耦接的第二外部电极； 用于将所述第三电极与所述第二外部电极耦接的第三导线；以及 用于将所述第三电极与所述第四电极耦接的第四导线，并且 其中所述封装基板还包括用于将所述第三和第四电极之一与所述第一电极焊盘耦接的或者将所述第三和第四电极中的另一个与所述第二电极焊盘耦接的第二接合导线。5.根据权利要求4所述的半导体器件， 其中所述第一和第二接合导线与所述第一和第二电极焊盘中的相应的不同电极焊盘耦接。6.根据权利要求5所述的半导体器件， 其中所述第一到第四电极被布置于所述第一和第二接合导线彼此不相交的位置。7.根据权利要求4所述的半导体器件， 其中所述第三和第四电极之一被布置为面对着所述第一电极焊盘，且所述第三和第四电极中的另一个被布置为面对着所述第二电极焊盘。8.根据权利要求4所述的半导体器件， 其中所述第三和第四电极被布置为平行于所述第一和第二电极焊盘。9.根据权利要求1所述的半导体器件， 其中所述半导体芯片还包括第三电极焊盘， 其中所述封装基板还包括: 第五电极；以及 用于将所述第二电极与所述第五电极耦接的第五导线，并且 其中所述第一电极和所述第一电极焊盘、所述第二电极和所述第二电极焊盘或者所述第五电极和所述第三电极焊盘通过所述第一接合导线彼此耦接。10.根据权利要求9所述的半导体器件， 其中所述第一、第二和第五电极被布置为分别面对着所述第一到第三电极焊盘。11.根据权利要求9所述的半导体器件， 其中所述第一、第二和...

【专利技术属性】
技术研发人员：堀田健介，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：