用于封装芯片的钝化层制造技术

以上描述的实施例提供用于在封装的集成电路(IC)芯片上方形成金属焊盘上金属凸块和测试焊盘的机制。形成钝化层，以覆盖测试焊盘和可能覆盖金属焊盘的部分。钝化层不覆盖远离测试焊盘区和金属焊盘区的表面。通过钝化层有限地覆盖测试焊盘和金属焊盘的部分减小了在金属焊盘和金属凸块之间形成的UBM层的界面阻抗。这种界面阻抗的减小导致金属凸块的阻抗的减小。本发明专利技术还提供了用于封装芯片的钝化层。

【技术实现步骤摘要】

本公开内容一般地涉及集成电路，更具体地来说，涉及形成用于封装器件的保护层。
技术介绍
由于多种电子元件(S卩，晶体管、二极管、电阻器、电容器等)的集成密度的不断改进，导致集成电路经历了持续的快速发展。通常，集成密度的这种改进源于最小特征尺寸的反复减小，允许更多元件集成在给定芯片区域中。集成元件所占据的体积位于半导体晶圆的表面附近。虽然光刻的引人注目的改进已经大幅改进了二维(2D)集成电路形成，但是存在对可以实现的二维密度的物理限制。这些限制之一在于制造这些元件所需的最小尺寸。而且，当将更多器件置于一个芯片中时，需要更复杂的设计。因此，形成三维集成电路(3DIC)，从而解决了由电路密度的增加引起的问题。通过用于将管芯堆叠在一起并且将管芯连接至封装基板的引线接合、倒装芯片接合、和/或硅通孔(TSV)堆叠管芯。
技术实现思路
为了解决现有技术所存在的缺陷，根据本专利技术的一方面，提供了一种封装的集成电路(IC)芯片，包括:金属凸块，形成在金属焊盘上方；测试焊盘，其中，所述测试焊盘电连接至所述封装的集成电路芯片中的器件；第一钝化层，位于所述测试焊盘的一部分和所述金属凸块的一部分上方，其中，所述本文档来自技高网...

【技术保护点】
一种封装的集成电路(IC)芯片，包括：金属凸块，形成在金属焊盘上方；测试焊盘，其中，所述测试焊盘电连接至所述封装的集成电路芯片中的器件；第一钝化层，位于所述测试焊盘的一部分和所述金属凸块的一部分上方，其中，所述第一钝化层限定所述测试焊盘的测试区和所述金属凸块的凸块形成区；以及第二钝化层，覆盖所述测试焊盘的表面和围绕所述测试焊盘的所述测试区的所述第一钝化层的一部分。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：郑心圃，吴伟诚，侯上勇，余振华，刘醇鸿，邱志威，许国经，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：