低功耗半导体存储器的制作方法技术

本发明专利技术提供一种低功耗半导体存储器的制作方法，包括提供半导体衬底；在半导体衬底上依次形成第一掺杂层、第二掺杂层以及介电保护层；部分刻蚀介电保护层、第二掺杂层与第一掺杂层，第二掺杂层与第一掺杂层形成栅极结构；在栅极结构的两侧形成间隙壁结构，在所述栅极结构两侧的有源区中形成源区与漏区；在所述半导体衬底上形成第一层间介电层，刻蚀所述第一层间介电层；图形化所述介电保护层；在所述栅极结构的第一开口与第二开口中依次填充介电隔离材料与栅极导电材料，在所述第一开口中形成第一控制电极，在所述第二开口中形成第二控制电极。本发明专利技术的低功耗半导体存储器的制作方法，降低了存储器的最小开启电压，提高了器件的开关速度。

【技术实现步骤摘要】

本专利技术涉及半导体
，更具体地，本专利技术涉及一种。
技术介绍
随着集成电路技术的不断进步，集成在同一芯片上的半导体器件数量已从最初的几十几百个进化到现在的数以百万计。特别的，对于半导体存储器而言，其单片集成密度业已达到上亿个。然而，在所述半导体存储器集成密度与日俱增的同时，其功耗也相应增大，这主要是由所述半导体存储器的栅极电容引起的。现有技术的半导体存储器通常采用电荷注入浮栅的方式来完成数据存储，而所述半导体存储器的栅极具备较大的栅极电容，对所述栅极电容的充放电操作大大增加了器件功耗。同时，由于所述半导体存储器采用的MOS晶体管的亚阈值摆幅相对较小，这使得其在低压驱动时的驱动电流较弱，这又引起了半导体存储器读写速度的下降。因此，需要提出一种半导体存储器的制作方法，在降低器件功耗的同时，提高数据读写速度。
技术实现思路
本专利技术解决的问题是提供一种，降低存储器功耗并提闻数据读与速度。为解决上述问题，本专利技术提供了一种，包括:提供半导体衬底，所述半导体衬底中形成有具有第一导电类型的有源区，以及所述有源区外的介电隔离区；在所述半导体衬底上依次形成具有第一导电类型的第一掺杂层、具有第二导电类型的第二掺杂层以及介电保护层；部分刻蚀所述介电保护层、第二掺杂层与第一掺杂层，有源区与介电隔离区上残留的第二掺杂层与第一掺杂层形成栅极结构；在所述栅极结构的两侧形成间隙壁结构，在所述栅极结构两侧的有源区中形成源区与漏区；在所述半导体衬底上形成第一层间介电层，刻蚀所述第一层间介电层，直至露出介电保护层的表面；图形化所述介电保护层，以所述图形化的介电保护层为掩膜，刻蚀所述栅极结构直至露出有源区与介电隔离区表面，形成位于栅极结构两端的第一开口与第二开口，所述第一开口或第二开口至少部分位于有源区上，所述第一开口与第二开口间的第一掺杂层与第二掺杂层分别作为垂直隧穿场效应管的第二导电区与第一导电区；在所述栅极结构的第一开口与第二开口中依次填充介电隔离材料与栅极导电材料，在所述第一开口中形成第一控制电极，在所述第二开口中形成第二控制电极。与现有技术相比，本专利技术具有以下优点:1.采用垂直隧穿场效应管控制半导体存储器的数据读写操作，而所述垂直隧穿场效应管采用隧穿效应实现器件的开启或关闭，这既降低了存储器的最小开启电压，又提高了器件的开关速度；2.通过改变MOS晶体管的体区电位来标记数据存储情况，由于MOS晶体管的体区寄生电容相对较小，这就有效降低了器件功耗；3.所述垂直隧穿场效应管集成于存储晶体管的栅极结构中，避免了对芯片面积的占用，有效提闻了器件的集成度。附图说明图1示出了本专利技术实施例的低功耗半导体存储器的等效电路示意图；图2a示出了本专利技术实施例的低功耗半导体存储器的俯视示意图；图2b示出了本专利技术实施例的低功耗半导体存储器沿图2a中CC’方向的剖面结构示意图；图2c示出了本专利技术实施例的低功耗半导体存储器沿图2a中BB’方向的剖面结构示意图；图2d示出了本专利技术实施例的低功耗半导体存储器沿图2a中AA’方向的剖面结构示意图；图3示出了本专利技术实施例的低功耗半导体存储器制作方法的流程示意图；图4至15示出了本专利技术实施例的低功耗半导体存储制作方法。具体实施例方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其他不同于在此描述的其它方式来实施，因此本专利技术不受下面公开的具体实施例的限制。正如
技术介绍
部分所述，现有技术半导体存储器的功耗相对较大，读写速度也较慢。针对这一问题，本专利技术的专利技术人提供了一种基于MOS晶体管体区电位变化来标记存储数据的低功耗半导体存储器。所述低功耗半导体存储器通过与MOS晶体管体区相连的控制晶体管来控制其体区电位，进而引起所述MOS晶体管阈值电压的变化。由于MOS晶体管的体区寄生电容通常远小于栅极寄生电容，这就有效降低了半导体存储器读写操作的功率消耗。此外，在具体实施例中，所述低功耗半导体存储器采用垂直隧穿场效应管来控制半导体存储器的开关情况，所述垂直隧穿场效应管具备较大的亚阈值摆幅，这既降低了最小开启电压，又提高了器件的开关速度。具体而言，本专利技术半导体存储器包括存储晶体管与控制晶体管，其中，所述控制晶体管包含有输入端与输出端，所述控制晶体管的输出端与存储晶体管的体区相连接；在所述控制晶体管开启时，其输入端加载的输入电压输出至存储晶体管的体区，使得所述存储晶体管的体区电位变化，而所述存储晶体管体区电位用于标记存储数据。接下来，结合具体的实施例，对本专利技术的低功耗半导体存储器、及其驱动方法与制作方法进行说明。图1示出了本专利技术实施例的低功耗半导体存储器的等效电路示意图。如图1所示，所述低功耗半导体存储器包括存储晶体管100与垂直隧穿场效应管150，所述存储晶体管100包含有栅极101、漏极102、源极103以及体区104 ;所述垂直隧穿场效应管150包含有第一控制电极105、第二控制电极106、第一导电区107以及第二导电区108。其中，所述第一导电区107与第二导电区108具有相反的导电类型；所述存储晶体管100的体区104与垂直隧穿场效应管150的第二导电区108电连接。在本实施例中，为了降低控制逻辑的复杂度，所述存储晶体管100的栅极101与垂直隧穿场效应管150的第一控制电极105或第二控制电极106电连接，在不同的实施例中，所述存储晶体管100与垂直隧穿场效应管150也可以分别基于栅极101、第一控制电极105与第二控制电极上不同的控制电压实现开启或关闭，不应限制其范围。在下述的实施例中，均以所述存储晶体管100为NMOS晶体管为例进行说明，但不应限制其范围。所述垂直隧穿场效应管150是基于隧穿效应实现开启的场效应晶体管。通过在所述垂直隧穿场效应管150的第一控制电极105与第二控制电极106上同时加载小于第一导电区107电压的控制电压时，所述第二导电区108的价带电子可以穿越第一导电区108与第二导电区107间的势垒到达第一导电区107的导带，从而产生由第一导电区107至第二导电区108的隧穿电流，即所述垂直隧穿场效应管导通。所述垂直隧穿场效应管具备较小的关断电流与较高亚阈值特性。在所述低功耗半导体存储器中，垂直隧穿场效应管150基于其第一控制电极105与第二控制电极106上加载的控制电压确定开关状态。对于开启的垂直隧穿场效应管150，其第一导电区107上加载的输入电压直接通过其第二导电区108提供给存储晶体管100的体区104。因此，通过改变垂直隧穿场效应管150第一导电区107的电位，存储晶体管100体区104的电位即可同时改变。在存储晶体管100的体区电位稳定后，关闭所述垂直隧穿场效应管150。所述关闭的垂直隧穿场效应管150使得存储晶体管100的体区104与外部相对隔离，体区电位即可保持不变。存储晶体管100不同的体区电位即对应于不同的阈值电压，进而使得存储晶体管100饱和源漏电流发生变化。在对所述低功耗半导体存储器进行读操作时，所述存储晶体管100不同的饱和源漏电流对应于不同的体区电位与阈值电压，而所述不同的体区电位与阈值电压即标记出不同的存储数据。基于本专利技术实施例的低功耗半导体存本文档来自技高网...

【技术保护点】
一种低功耗半导体存储器的制作方法，其特征在于，包括：提供半导体衬底，所述半导体衬底中形成有具有第一导电类型的有源区，以及所述有源区外的介电隔离区；在所述半导体衬底上依次形成具有第一导电类型的第一掺杂层、具有第二导电类型的第二掺杂层以及介电保护层；部分刻蚀所述介电保护层、第二掺杂层与第一掺杂层，有源区与介电隔离区上残留的第二掺杂层与第一掺杂层形成栅极结构；在所述栅极结构的两侧形成间隙壁结构，在所述栅极结构两侧的有源区中形成源区与漏区；在所述半导体衬底上形成第一层间介电层，刻蚀所述第一层间介电层，直至露出介电保护层的表面；图形化所述介电保护层，以所述图形化的介电保护层为掩膜，刻蚀所述栅极结构直至露出有源区与介电隔离区表面，形成位于栅极结构两端的第一开口与第二开口，所述第一开口或第二开口至少部分位于有源区上，所述第一开口与第二开口间的第一掺杂层与第二掺杂层分别作为垂直隧穿场效应管的第二导电区与第一导电区；在所述栅极结构的第一开口与第二开口中依次填充介电隔离材料与栅极导电材料，在所述第一开口中形成第一控制电极，在所述第二开口中形成第二控制电极。

【技术特征摘要】

【专利技术属性】
技术研发人员：梁擎擎，钟汇才，朱慧珑，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：