半导体存储装置制造方法及图纸

本发明专利技术公开了一种半导体存储装置，所述半导体存储装置包括第一开关、第二开关以及控制单元。所述第一开关响应于第一位线分开信号而将第一位线和读出放大器彼此耦接/分开。所述第二开关响应于第二位线分开信号而将第二位线和读出放大器彼此耦接。所述控制单元产生使能时段比第二位线分开信号的使能时段短的用于刷新操作的位线分开信号，并在刷新操作中将产生的用于刷新操作的位线分开信号提供给第二开关。

【技术实现步骤摘要】
半导体存储装置相关申请的交叉引用本申请要求2011年11月21日向韩国知识产权局提交的申请号为10-2011-0121703的韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利技术总体而言涉及一种半导体集成电路，更具体而言，涉及一种半导体存储装置。
技术介绍
半导体存储装置是指一种能响应于来自控制器的请求而储存数据并输出储存的数据的装置。更具体而言，半导体存储装置利用例如一个晶体管和一个电容器作为单位单元来储存数据。由于诸如DRAM的已知半导体存储装置利用电容器的充电/放电来储存数据，所以应每隔预定的时间对电容器重新充电。在这种情况下，每隔预定时间重新充电的操作被称作为刷新（refresh）操作。
技术实现思路
在本文中描述能够减少刷新操作中的电流消耗的半导体存储装置。在本专利技术的一个实施例中，一种半导体存储装置包括第一开关，所述第一开关被配置成响应于第一位线分开信号而将位线及读出放大器彼此连接/分开；第二开关，所述第二开关被配置成响应于第二位线分开信号而将取反位线和读出放大器彼此连接；以及控制单元，所述控制单元被配置成产生使能时段比第二位线分开信号的使能时段短的用于刷新的位线分开信号，并在刷新操作中将产生的用于刷新的位线分开信号提供给所述第二开关。在本专利技术的另一个实施例中，一种半导体存储装置包括位线、取反位线、读出放大器以及控制单元，所述控制单元被配置成在刷新操作中，在读出放大器被激活的时段期间，将从位线和取反位线中选中的一个与读出放大器连接，并在比读出放大器被激活的时段短的时段期间，将从位线和取反位线中选中的另一个与读出放大器连接。在本专利技术的另一个实施例中，一种半导体存储装置包括第一位线，所述第一位线被配置成当第一字线被使能时，提供第一存储阵列的数据；第二位线，所述第二位线被配置成当第二字线被使能时，提供第一存储阵列的数据；读出放大器，所述读出放大器被配置成响应于读出放大器使能信号而感测并放大第一位线和第二位线的电压电平；第一开关，所述第一开关被配置成当第一位线分开信号被使能时，将第一位线和读出放大器彼此连接；第二开关，所述第二开关被配置成当第二位线分开信号被使能时，将第二位线和读出放大器彼此连接；以及控制单元，所述控制单元被配置成在刷新操作中，将第一位线分开信号和第二位线分开信号禁止直到字线被使能且读出放大器使能信号被使能，当读出放大器使能信号被使能时将第一位线分开信号和第二位线分开信号使能，在经过预定时间之后，将使能的第二位线分开信号禁止，以及当读出放大器使能信号被禁止时将第二位线分开信号使能。在本专利技术的另一个实施例中，一种半导体集成电路包括：线，所述线被配置成传送信号；放大单元，所述放大单元被配置成在使能信号的使能时段，感测并放大输入电压；开关，所述开关被配置成当控制信号被使能时，将所述线的电压作为所述输入电压输入到放大单元，以及当控制信号被禁止时，防止所述线的电压输入到放大单元；以及控制单元，所述控制单元被配置成在具体操作模式中，当使能信号被使能时将控制信号使能，并产生使能时段比使能信号的使能时段短的控制信号。附图说明结合附图描述本专利技术的特点、方面和实施例，其中：图1是根据本专利技术的一个实施例的半导体存储装置的配置图；图2是半导体存储装置的时序图；图3是根据本专利技术的一个实施例的控制单元的配置图；图4是图3所示的用于刷新的位线分开信号发生单元的配置图；以及图5是根据本专利技术的一个实施例的应用控制单元的半导体装置的时序图。具体实施方式在下文中，将经由示例性实施例参照附图来描述根据本专利技术的半导体存储装置。图1和图2是包括用于刷新操作的配置的半导体存储装置的配置和时序图。半导体存储装置包括第一存储阵列（mat）10、第二存储阵列20、读出放大器30、第一开关40以及第二开关50。第一存储阵列10包括用于储存数据的第一存储器单元11。第一存储器单元11包括第一晶体管N1和第一电容器C1。第一字线WL0与第一晶体管N1的栅极连接，位线BL与第一晶体管N1的漏极连接，以及第一电容器C1的一个端部与第一晶体管N1的源极连接。将单元板极电压（cellplatevoltage）VCP施加到第一电容器C1的另一个端部。在这种情况下，第一存储阵列10包括多个存储器单元。第二存储阵列20包括用于储存数据的第二存储器单元21。第二存储器单元21包括第二晶体管N2和第二电容器C2。第二字线WL1与第二晶体管N2的栅极连接，取反位线BLb与第二晶体管N2的漏极连接，以及第二电容器C2的一个端部与第二晶体管N2的源极连接。将单元板极电压VCP施加到第二电容器C2的另一个端部。在这种情况下，第二存储阵列可以包括多个存储器单元。读出放大器30感测并放大位线BL和取反位线BLb的电压电平。如果第一位线分开信号BISH被使能，则第一开关40将位线BL和读出放大器30彼此连接。第一开关40包括第三晶体管N3。第一位线分开信号BISH被输入到第三晶体管N3的栅极，位线BL与第三晶体管N3的漏极连接，以及读出放大器30与第三晶体管N3的源极连接。如果第二位线分开信号BISL被使能，则第二开关50将取反位线BLb和读出放大器30彼此连接。第二开关50包括第四晶体管N4。第二位线分开信号BISL被输入到第四晶体管N4的栅极，取反位线BLb与第四晶体管N4的漏极连接，以及读出放大器30与第四晶体管N4的源极连接。将描述如上所述配置的半导体存储装置的刷新操作。在刷新操作中，第一字线WL0被使能，使得第一存储器单元11的电压电平被提供给位线BL。如果第一字线WL0被使能，则第一位线分开信号BISH和第二位线分开信号BISL在预定时间都被禁止。即，第一位线分开信号BISH和第二位线分开信号BISL被禁止，使得通过将位线BL和取反位线BLb与读出放大器30分开来减小位线BL和取反位线BLb的负载。如果第一位线分开信号BISH和第二位线分开信号BISL被使能，则位线BL和取反位线BLb与读出放大器30连接。在这种情况下，读出放大器使能信号SA_en被使能，且读出放大器30被激活。激活的读出放大器30分别将位线BL和取反位线BLb放大到核心电压Vcore（未示出）和接地电压VSS（未示出）。在这种情况下，读出放大器30的工作电压具有核心电压Vcore和接地电压VSS。读出放大器30将位线BL和取反位线BLb中的一个放大到核心电压Vcore，并将位线BL和取反位线BLb中的另一个放大到接地电压VSS。例如，将位线BL放大到核心电压Vcore的电平，将取反位线BLb放大到接地电压VSS的电平。在这种情况下，放大到接地电压VSS的电平的取反位线BLb比放大到核心电压Vcore的电平的位线BL放大得快。尽管取反位线BLb比位线BL放大得快，但取反位线BLb与位线BL被放大相同的时间，因此，取反位线BLb的电流消耗增加。根据本专利技术的一个实施例的半导体存储装置包括第一存储阵列10、第二存储阵列20、读出放大器30、第一开关40以及第二开关50，如图1所示，并且还包括如图3所示的用于提供信号给第二开关50的控制单元300。第一存储阵列10包括用于储存数据的第一存储器单元11。第一存储器单元11包括第一晶体管N1和第一电容器C1。第一字线WL0与第一晶体管N1的本文档来自技高网...

【技术保护点】
一种半导体存储装置，包括：第一开关，所述第一开关被配置成响应于第一位线分开信号而将第一位线和读出放大器彼此连接/分开；第二开关，所述第二开关被配置成响应于第二位线分开信号而将第二位线和所述读出放大器彼此耦接；以及控制单元，所述控制单元被配置成产生使能时段比所述第二位线分开信号的使能时段短的用于刷新操作的位线分开信号，并在刷新操作中将产生的所述用于刷新操作的位线分开信号提供给所述第二开关。

【技术特征摘要】
2011.11.21 KR 10-2011-01217031.一种半导体存储装置，包括：第一开关，所述第一开关被配置成响应于第一位线分开信号而将第一位线和读出放大器彼此连接/分开；第二开关，所述第二开关被配置成响应于第二位线分开信号而将第二位线和所述读出放大器彼此耦接；以及控制单元，所述控制单元被配置成产生使能时段比所述第二位线分开信号的使能时段短的用于刷新操作的位线分开信号，并在刷新操作中将产生的所述用于刷新操作的位线分开信号提供给所述第二开关，其中，读出放大器被配置成响应于读出放大器使能信号而感测并放大第一位线和第二位线之间的电压电平差。2.根据权利要求1所述的半导体存储装置，其中，所述第二位线的电压电平在刷新操作中降低到比接地电压高的第一电平。3.根据权利要求1所述的半导体存储装置，其中，所述第一位线是位线，且所述第二位线是取反位线。4.根据权利要求1所述的半导体存储装置，其中，在非刷新操作中，所述第一位线分开信号和所述第二位线分开信号是在字线被使能时被禁止且在读出放大器使能信号被使能时被使能的信号。5.根据权利要求4所述的半导体存储装置，其中，在刷新操作中，所述控制单元通过在所述第二位线分开信号被禁止时将所述用于刷新操作的位线分开信号禁止、在所述第二位线分开信号被使能时将所述用于刷新操作的位线分开信号使能、然后在预定时间之后将所述用于刷新操作的位线分开信号禁止、以及在所述读出放大器使能信号被禁止时将所述用于刷新操作的位线分开信号使能，来将所述用于刷新操作的位线分开信号提供给所述第二开关。6.根据权利要求5所述的半导体存储装置，其中，所述控制单元包括：脉冲发生单元，所述脉冲发生单元被配置成当所述第二位线分开信号被使能时产生第一脉冲，并且在所述第一脉冲产生之后经过预定时间时产生第二脉冲；信号组合单元，所述信号组合单元被配置成响应于所述第二位线分开信号、所述第一脉冲和所述第二脉冲以及所述读出放大器使能信号，而产生所述用于刷新操作的位线分开信号；以及信号选择单元，所述信号选择单元被配置成响应于刷新信号，而将所述用于刷新操作的位线分开信号或所述第二位线分开信号提供给所述第二开关。7.根据权利要求6所述的半导体存储装置，其中，所述信号组合单元在所述第二位线分开信号被禁止时将所述用于刷新操作的位线分开信号禁止，在所述第一脉冲产生时将所述用于刷新操作的位线分开信号使能，在所述第二脉冲产生时将所述用于刷新操作的位线分开信号禁止，以及在所述读出放大器使能信号被禁止时将所述用于刷新操作的位线分开信号使能。8.一种半导体存储装置，包括：位线；取反位线；读出放大器，被配置成响应于读出放大器使能信号而感测并放大位线和取反位线之间的电压电平差；以及控制单元，所述控制单元被配置成在刷新操作中，在所述读出放大器被激活的时段期间，将从所述位线和所述取反位线中选中的一个与所述读出放大器耦接，并在比所述读出放大器被激活的时段短的时段期间，将从所述位线和所述取反位线中选中的另一个与所述读出放大器耦接。9.根据权利要求8所述的半导体存储装置，其中，所述取反位线的电压电平在刷新操作中降低到比接地电压高的第一电平。10.根据权利要求8所述的半导体存储装置，其中，在非刷新操作中，所述控制单元在所述读出放大器的激...

【专利技术属性】
技术研发人员：金昭廷，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：