提高PowerMOS器件UIS性能的方法技术

本发明专利技术公开了一种提高PowerMOS器件UIS性能的方法，包括：在现有功率MOS器件的制备工艺基础上，通过两次源极注入，形成N+N-源极，将MOS寄生N+PN管改为N+N-PN管。本发明专利技术通过在原有功率MOS器件的工艺基础上，不增加额外的光罩，仅将原有Source注入由一次改为两次，便可得到UIS性能更加优越的MOS器件。

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路领域中的提高ns(非钳位感应开关)性能的方法，特别是涉及一种提高PowerMOS (功率M0S)器件UIS性能的方法。
技术介绍
功率MOS (金属氧化物半导体)器件，是由金属、氧化物(Si02或SiN)及半导体三种材料制成的器件，它能输出较大的工作电流(几安到几十安)，用于功率输出级的器件。典型的Trench功率MOS (金属氧化物半导体)器件的结构如图1所示。该结构利用P-base与N+之间的区域形成导电沟道，当Gate端接零或负电压，器件处于关断状态，当Gate纟而接正电压，器件开启。在对该器件进行UIS测试过程中，一般会在Drain端串联一个非钳位的电感后再通过非钳位电感在Drain加上50V电压,再向器件Gate端输入一个微秒级的脉冲信号使器件瞬间开启，当器件从开启到关断过程中，由于非钳位电感的作用，器件的ID电流不会马上突变为0，而是由ID逐步减小到O ;在器件电流ID减小过程中，一旦流过Source下方区域的电流产生的压降达到PN结的开启电压，MOSFET的寄生NPN管将开启，从而使器件烧毁。在现有的普通功率MOS器件中，Source (源极)端是通过一次大剂量N型杂质注入形成，此种做法会在Sorce端下方形成一个N+P型PN结，此种形式的PN结在有MOS管UIS测试过程中，比较容易使MOS管的寄生NPN管开启，即落在P-base/N+上压降大于该二极管的开启电压，使MOS器件流过很大电流，从而使器件在UIS测试中失效。
技术实现思路
本专利技术要解决的技术问题是提供一种提高PowerMOS器件WS性能的方法，该方法通过在现有功率MOS器件的工艺基础上，仅将原有Source注入由一次改为两次，即可得到UIS性能更加优越的MOS器件。为解决上述技术问题，本专利技术的，包括:在现有功率MOS器件的制备工艺基础上，通过两次源极注入，形成N+N-源极，将MOS寄生N+PN管改为N+N-PN管，有效减少MOS寄生NPN管发生开启，从而提高功率MOS器件UIS性能。上述方法的步骤，包括:(I)将现有功率MOS器件制备工艺中的一次大剂量的源极注入，改为一次小剂量的P源极注入和一次大剂量的As源极注入；(2)进行一次退火，将source结深推到需要的深度。所述步骤(I)中，小剂量为IO13 1014cnT2，大剂量为4X IO15 8X IO15CnT2。所述步骤(2)中，退火温度为900°C 950°C，退火时间为30min 60min ;深度为0.3 μ m 0.5 μ m。本专利技术功率MOS器件具体工艺的实现上，与现有的普通产品相比，结构基本一样，区别仅在原有功率MOS器件制作基础上，不增加额外的光罩，仅将一次源极注入变为两次源极注入，即将现有功率MOS器件的N+源极结构改为N+N-源极结构，有效减少MOS中寄生NPN管的开启，使器件UIS性能得到较大提高，且不影响器件其他参数。附图说明下面结合附图与具体实施方式对本专利技术作进一步详细的说明:图1是典型Trench功率MOS器件结构剖面示意图；图2是本专利技术的栅极多晶硅上集成Ti金属硅化物的功率MOS器件示意图；图3是本专利技术的做完第一次source注入后的结构示意图；图4是本专利技术的第二次source注入后的结构示意图；图5是本专利技术的经过退火之后的source示意图；图6是本专利技术的MOS Contact打开，Contact implant做完之后的示意图。具体实施例方式本专利技术的，包括:(I)在现有功率MOS器件的制备工艺基础上，将原有PowerMOS source端的一次大剂量的源极注入(N型杂质注入)，改为一次IO13 IO14CnT2的小剂量的P源极注入，形成N-source,以及一次4X IO15 8X IO15CnT2的大剂量的As源极注入，形成N+source ；其中，做完第一次source注入后的结构示意图，如图3所示，可知，与普通产品相tt,结构基本一样，只是第一次Source注入的N型杂质浓度较小,此步骤用来形成较深的N-source ；第二次source注入后的结构示意图，如图4所示，可知，与现有(传统)M0S相比，此时已经形成了较深的N-source和较浅的N+source ；(2)然后在900 °C 95CTC进行一次30min 60min的退火,将source结深推到需要的深度(0.3 μ m 0.5 μ m)，并对source的As和P进行激活。其中，经过退火之后的source示意图，如图5所示。按照上述方法进行操作后，再根据现有MOS的制备工艺，进行MOS Contact打开和Contactimplant (注入)后，结果如图6所示,最终可形成本专利技术的栅极多晶娃上集成Ti金属硅化物的功率MOS器件，如图2所示。本专利技术在现有PowerMOS制备工艺的基础上，在Source注入时，先进行一次小剂量的P注入，接着进行一次大剂量的As注入，再做一次退火(anneal)，利用As和P在Si中的注入深度和扩散速率的差异，形成N+N-source，即将source端传统N+P结变成N+N-P结，从而将传统MOS的寄生N+PN晶体管改为N+N-PN管，降低MOS寄生NPN管发生开启的可能性，从而使PowerMOS器件UIS性能得到提高。本文档来自技高网...

【技术保护点】
一种提高PowerMOS器件UIS性能的方法，其特征在于，包括：在现有功率MOS器件的制备工艺基础上，通过两次源极注入，形成N+N?源极，将MOS寄生N+PN管改为N+N?PN管。

【技术特征摘要】
1.一种提高PowerMOS器件UIS性能的方法，其特征在于，包括: 在现有功率MOS器件的制备工艺基础上，通过两次源极注入，形成N+N-源极，将MOS寄生N+PN管改为N+N-PN管。2.按权利要求1所述的方法，其特征在于:所述方法的步骤，包括: (1)将现有功率MOS器件制备工艺中的一次大剂量的源极注入，改为一次小剂量的P源极注入和一次大剂量的As源极注入； (2)进行一次退火，将sou...

【专利技术属性】
技术研发人员：罗清威，吴晶，左燕丽，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：