本发明专利技术呈现一种用于制造原生装置的方法。所述方法包含：在衬底上形成栅极结构，其在内标记区的外边缘处开始，其中所述栅极结构在纵向方向上延伸；以及执行MDD植入，其中使用相对于所述栅极结构的不同定向来执行每一植入；执行袋植入，其中使用相对于所述栅极结构的不同定向来执行每一植入，且所述袋植入的浓度基于所述定向而变化。本发明专利技术呈现一种制造为原生装置的晶体管，其包含：内标记区；有源外区，其环绕所述内标记区；栅极结构，其耦合到所述内标记区；以及第一和第二源极/漏极植入，其位于所述有源外区内，且插入所述第一源极/漏极植入与所述第二源极/漏极植入之间。
【技术实现步骤摘要】
【国外来华专利技术】
所揭示的实施例大体上是针对半导体装置及其制造。更明确地说，实施例涉及用沟道中具有降低的掺杂剂浓度的袋植入制造的原生装置。
技术介绍
原生装置可包含可在如常规MOS晶体管中发现的在沟道区中不具有阈值调整掺杂剂的情况下形成的NMOS晶体管。举例来说，可在不具有通常用于常规NMOS装置中的PWELL和VTN植入的情况下制造原生NMOS晶体管。阈值调整掺杂剂的此消除可改进电荷载流子在沟道内的移动性。增加的移动性可降低阈值电压(VT)和体效应，且进一步增加装置的跨导(gm)，这可对模拟和混合信号应用有益。常规原生装置通常还包含袋植入(也称为晕植入)以控制短沟道效应。然而，通 过缩短装置尺寸和使用较重的袋植入，原生装置的沟道移动性正降低。因此，使用原生制造来实现低VT和高gm正变得越来越困难。此外，此降低的移动性还可增加邻近装置之间的特性的变化。总之，袋植入的重掺杂可违反使用原生制造方法的初衷。因此，需要用于原生装置的制造技术，其可降低装置沟道内的掺杂剂浓度以维持低阈值电压、高跨导以及所制造装置之间的改进的一致性。
技术实现思路
本专利技术的所揭示实施例是针对用于制造具有改进的装置特性的原生装置的方法。描述用于制造原生装置的实施例。此实施例可包含在衬底上形成栅极结构，其在内标记区的外边缘处开始，其中所述栅极结构在纵向方向上延伸。所述方法可进一步包含执行中等掺杂漏极MDD植入，其中使用相对于所述栅极结构的不同定向来执行每一植入。所述方法还可包含执行袋植入，其中使用相对于所述栅极结构的不同定向来执行每一植入，且进一步其中所述袋植入的浓度依据所述定向而变化。当执行源极漏极植入时，前面提到的实施例可进一步包含从大体上平行于栅极结构的纵向方向的第一组定向执行MDD植入；以及从大体上垂直于栅极结构的纵向方向的第二组定向执行MDD植入。当执行袋植入时，所述实施例可进一步包含从大体上平行于栅极结构的纵向方向的第一组定向执行袋植入；以及从大体上垂直于栅极结构的纵向方向的第二组定向执行袋植入。在另一实施例中，描述一种制造为原生装置的晶体管。所述实施例可包含内标记区，以及环绕所述内标记区的有源外区。此实施例可进一步包含耦合到所述内标记区的栅极结构，以及位于所述有源外区内的第一源极/漏极植入。所述晶体管还可包含第二源极/漏极植入，其位于所述有源外区内，其中所述栅极结构插入所述第一源极/漏极植入与所述第二源极/漏极植入之间。附图说明呈现附图以辅助描述实施例，且仅提供用于说明实施例而不是限制实施例。图IA是展示常规原生装置的部分的侧视图说明。图IB是图IA中描绘的常规原生装置的俯视平面说明。图2A是展示具有减少的袋植入的示范性原生装置的部分的侧视图说明。图2B是图2A中展示的示范性原生装置的俯视平面说明。图3是展示具有减少的袋植入的示范性原生装置的各种植入几何形状的侧视图说明。图4A是展示防止袋植入到达沟道区的定向的植入几何形状的俯视平面说明。图4B是展示允许袋植入到达沟道区的定向的植入几何形状的俯视平面说明。图5是说明用于制造具有降低浓度的袋植入的原生装置的示范性工艺的简化流 程图。具体实施例方式在针对实施例的以下描述和相关图式中揭示所述实施例的方面。可在不脱离本专利技术的范围的情况下设计替代实施例。另外，将不详细地描述或将省略实施例的众所周知的元件，以便不混淆相关细节。词语“示范性的”在本文中用以表示“充当实例、个例或说明”。本文中被描述为“示范性的”任何实施例不一定被解释为比其它实施例优选或有利。同样，术语“本专利技术的实施例”不要求本专利技术的所有实施例均包含所论述的特征、优点或操作模式。本文中所使用的术语是仅用于描述特定实施例的目的，且无意具有限制性。如在本文中所使用，除非上下文另外清楚地指示，否则希望单数形式“一”和“所述”也包括复数形式。将进一步理解，术语“包括”和/或“包含”在用于本文中时指定所陈述的特征、整数、步骤、操作、元件和/或组件的存在，但不排除一个或一个以上其它特征、整数、步骤、操作、元件、组件和/或其群组的存在或添加。此外，根据待由(例如)计算装置的元件执行的动作的序列来描述许多实施例。将认识到，可由特定电路(例如，专用集成电路(ASIC))、由正由一个或一个以上处理器执行的程序指令或由两者的组合来执行本文中所述的各种动作。此外，可认为本文中所述的这些动作序列完全实施于任何形式的计算机可读存储媒体内，所述计算机可读存储媒体中已存储有一组对应计算机指令，所述指令在被执行时将致使相关联的处理器执行本文中所述的功能性。因此，本专利技术的各种方面可以许多不同形式来实施，所有所述形式均已被涵盖在所主张的标的物的范围内。此外，对于本文中所述的实施例中的每一者来说，任何所述实施例的对应形式可在本文中被描述为(例如)“经配置以(执行所描述的动作)的逻辑”。图IA为展示常规原生装置100的部分的侧视图说明。原生装置100可具有栅极结构102，其可形成于氧化物绝缘层108的顶部上。栅极结构102可由多晶硅材料或金属制成。在栅极结构102的每一侧上，可形成侧壁104以相对于栅极下面的沟道使植入与多晶硅材料分离。中等掺杂漏极(MDD)植入106可形成于栅极结构102的任一侧上。在MDD植入106下面，可形成高浓度袋植入110。说明中未展示的是源极/漏极植入，其可形成于高浓度袋植入110下方。MDD植入106、高浓度袋植入110以及源极/漏极植入(未图示)驻存在装置的内有源区116内。在内有源区116内，当将适当电压施加到与装置的栅极、漏极和源极植入相关联的端子时，可产生用于电荷输送的沟道区112。区118是原生装置标记区，其可被画出以防止WELL/VT植入被添加到此晶体管114的有源区中。此外，标记区116可用以使原生装置与也可能存在于半导体裸片上的逻辑装置分离。图IB是图IA中描绘的常规原生装置100的俯视平面说明。栅极结构102的纵向范围在装置的内有源区上延伸。在常规原生装置中，有源区116包含于标记区内。标记区118的外边缘确定在装置的制造期间将MDD掩模放置的地方。MDD掩模可用以控制内有源区116中的植入材料的浓度。可将高浓度袋植入110放置在内有源区116中以控制短沟道效应。然而，因这些植入而导致的较高掺杂剂浓度可不利地影响原生装置100的各种参数。此些参数可包含装置的阈值电压VT和跨导(gm)。本专利技术的实施例是针对可通过降低高浓度袋植入的浓度来克服前面提到的高浓度袋植入的影响同时维持其控制电荷沟道效应的有益目的的原生装置。这可(例如)通过使有源区和标记区的几何形状从上文在图IA和IB中展示的常规布置反转来实现。具体地说，在实施例中，标记区可由原生装置的有源区环绕。此改变允许在制造期间将掩模放置成较靠近装置的多晶硅栅极而间隔。掩模的较靠近放置可导致允许后续植入操作在有源区中形成MDD植入同时阻止与袋植入相关联的植入操作的制造几何形状。这种新的布置可因此 降低有源区中的袋植入的浓度，以改进原生装置的特性。此外，所述布置可具有在装置的制造期间无额外掩蔽级的情况下执行的额外优点，且与现存的铸造工艺兼容。此些工艺可包含45nm工艺及以上。通过降低袋植入的浓度，可降低VT，可增加gm，且可改进形成于衬底上的装置上的参数一致性。图2A是展示具本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：沙尚克·S·埃克布特，张荣田，
申请(专利权)人：高通股份有限公司，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。