在CMOS源漏掺杂时进行多晶硅栅注入的方法技术

本发明专利技术公开了一种在CMOS源漏掺杂时进行多晶硅栅注入的方法，多晶硅栅上形成有硅化钨和氮化硅，侧墙形成后，包括步骤：生长第一氧化层；淀积第二多晶硅层；淀积第三氧化层；对第三氧化层进行平坦化，将多晶硅栅上的氮化硅暴露出来；在多晶硅栅和源漏区中同时进行源漏离子注入；去除第三氧化层、第二多晶硅和第一氧化层；对注入离子进行热退火激活。本发明专利技术能使杂质离子同时注入到顶部形成有硅化钨和氮化硅的多晶硅栅和源漏区中，同时能避免源漏区中注入的结深太深。

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路制造工艺方法，特别是涉及一种在CMOS源漏掺杂时进行多晶硅栅注入的方法。
技术介绍
在CMOS制造工艺中，一些工艺的多晶硅栅上需要淀积氮化硅，而在现有CMOS制造工艺的SRAM工艺中，栅氧化层上面还需要有金属连线，所以在此现有SRAM工艺流程中， 与现有CMOS制造工艺中的其它工艺不同的是，在多晶硅栅淀积的后，需要先淀积一层硅化钨，再淀积一层氮化硅。在所述多晶硅栅上形成有硅化钨后，会对多晶硅栅的掺杂产生不利影响，具体为1、如果采用现有工艺在后续的源漏注入的同时对所述多晶硅栅进行离子注入，则离子很难注入到所述多晶硅栅里面去。如果注入能量小的话，离子不能穿通硅化钨和氮化硅；而注入能量大的话，源漏的结深太深，源漏区域的横向扩散容易导致晶体管穿通。2、如果不采用现有工艺的源漏和多晶硅栅同时注入的工艺，而是在所述多晶硅栅淀积完后直接进行多晶硅掺杂注入的话，特别对于深亚微米器件来讲，栅氧化层很薄，由于后续有很多热过程，包括 多晶硅再氧化，侧墙形成的热过程，轻掺杂漏氧化，源漏激活等，容易使多晶硅中的硼穿过栅氧化层扩散到晶体管沟道里面去，引起晶体管性能的不稳定。
技术实现思路
本专利技术所要解决的技术问题是提供一种在CMOS源漏掺杂时进行多晶硅栅注入的方法，能使杂质离子同时注入到顶部形成有硅化钨和氮化硅的多晶硅栅和源漏区中，同时能避免源漏区中注入的结深太深。为解决上述技术问题，本专利技术提供一种在CMOS源漏掺杂时进行多晶硅栅注入的方法，多晶硅栅上形成有硅化钨和氮化硅，在硅衬底上形成了所述多晶硅栅、并在所述多晶硅栅上形成了所述硅化钨和所述氮化硅、并在所述多晶硅栅的侧壁形成了侧墙后，采用如下步骤对所述多晶硅栅进行离子注入步骤一、在所述硅衬底上生长第一氧化层，所述第一氧化层将所述多晶硅栅上的所述氮化硅、所述多晶硅栅的侧壁的所述侧墙以及所述多晶硅栅两侧的源漏区的表面都覆盖；所述第一氧化层的厚度小于所述多晶硅栅的厚度。步骤二、在所述第一氧化层上淀积第二多晶硅层，所述第二多晶硅层和所述栅氧化层的总厚度小于所述多晶硅栅的厚度。步骤三、在所述第二多晶硅层上淀积第三氧化层，所述第一氧化层，第二多晶硅和第三氧化层的总厚度大于所述多晶硅栅、所述硅化钨和所述氮化硅的总厚度。步骤四、采用化学机械研磨的方法对所述第三氧化层进行平坦化，将所述多晶硅栅上的所述氮化硅暴露出来；所述源漏区上的所述第三氧化层的顶面和所述氮化硅顶面相平。步骤五、在所述多晶硅栅和所述源漏区中同时进行源漏离子注入；该源漏离子注入的能量满足注入离子能够注入到所述多晶硅栅中但是不能穿透所述多晶硅栅底部的栅氧化层；由于所述硅化钨的阻挡能力比氧化硅强，部分离子会同时注入到所述源漏区中，形成晶体管的源漏。步骤六、去除所述第三氧化层、所述第二多晶硅和所述第一氧化层；进行热退火， 将所述源漏和所述多晶硅栅中的注入离子激活。本专利技术方法能在源漏区上方形成氧化层，并利用硅化钨对注入离子的阻挡能力比氧化硅强的特性，能够实现杂质离子同时注入到顶部形成有硅化钨和氮化硅的多晶硅栅和源漏区中，同时能避免源漏区中注入的结深太深。附图说明下面结合附图和具体实施方式对本专利技术作进一步详细的说明图1是本专利技术实施例方法流程图2-图7是本专利技术实施方法各步骤中硅片的剖面图。具体实施方式如图1所示，是本专利技术实施例方法流程图。本专利技术实施例在CMOS源漏掺杂时进行多晶硅栅注入的方法，包括如下步骤如图2所示，首先是在P型硅衬底I上形成N型阱2 ;在所述硅衬底上形成浅沟槽隔离3，所述浅沟槽隔离3之间的区域形成有源区。在所述硅衬底I的表面上从下往上依次形成栅氧化层4、多晶硅栅5、硅化钨6和氮化硅7，并依次刻蚀所述氮化硅7、所述硅化钨 6 、所述多晶硅栅5和所述栅氧化层4在所述有源区上方形成晶体管的栅极结构。在所述栅极结构两侧的所述有源区中进行轻掺杂源漏注入形成轻掺杂源漏区9。在所述栅极结构的侧壁形成侧墙，所述侧墙由氧化硅侧墙81和氮化硅侧墙82组成。在所述侧墙形成后，采用如下步骤对所述多晶硅栅进行离子注入步骤一、如图2所示，在所述硅衬底I上生长第一氧化层10，所述第一氧化层10将所述多晶硅栅5上的所述氮化硅7、所述多晶硅栅5的侧壁的所述侧墙即所述氮化硅侧墙 82以及所述多晶硅栅5两侧的源漏区的表面都覆盖；所述第一氧化层10的厚度小于所述多晶硅栅5的厚度。步骤二、如图3所示，在所述第一氧化层10上淀积第二多晶硅层11，所述第二多晶硅层11和所述栅氧化层10的总厚度小于所述多晶硅栅5的厚度。步骤三、如图4所示，在所述第二多晶硅层11上淀积第三氧化层12，所述第一氧化层10，第二多晶硅11和第三氧化层12的总厚度大于所述多晶硅栅5、所述硅化钨6和所述氮化硅7的总厚度。步骤四、如图5所示，采用化学机械研磨的方法对所述第三氧化层12进行平坦化， 将所述多晶硅栅5上的所述氮化硅7暴露出来；所述源漏区上的所述第三氧化层12的顶面和所述氮化硅7顶面相平。步骤五、如图6所示，在所述多晶硅栅5和所述源漏区中同时进行源漏离子注入； 该源漏离子注入的能量满足注入离子能够注入到所述多晶硅栅5中但是不能穿透所述多晶硅栅5底部的栅氧化层5 ;由于所述硅化钨6的阻挡能力比氧化硅强即所述第三氧化层 12强，部分离子会同时注入到所述源漏区中，形成晶体管的源漏91。步骤六、如图7所示，去除所述第三氧化层12、所述第二多晶硅11和所述第一氧化层10 ;进行热退火，将所述源漏91和所述多晶硅栅5中的注入离子激活。由于硅化钨对注入离子的阻挡能力较强，在多晶硅栅顶部形成有硅化钨的源漏离子注入中，如果要在源漏离子注入时的离子注入到多晶硅栅中，则必须要加大源漏离子注入的能量，这样才能刻蚀硅化钨的阻挡进入到多晶硅栅中。而单纯加大源漏离子注入的能量又会造成源漏区的结深太深，如图6所示，本专利技术实施例方法中，通过在所述源漏区上方形成所述第三氧化层12，利用所述第三氧化层12的阻挡作用，减少注入到所述源漏区中的离子注入区的结深；同时，由于所述第三氧化层12对注入离子的阻挡作用要弱于所述硅化钨的阻挡作用，所以尽管所述第三氧化层12的厚度要厚于所述硅化钨，部分离子还是能够顺利注入源漏区中。以上通过具体实施例对本专利技术进行了详细的说明，但这 些并非构成对本专利技术的限制。在不脱离本专利技术原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本专利技术的保护范围。本文档来自技高网...

【技术保护点】
一种在CMOS源漏掺杂时进行多晶硅栅注入的方法，多晶硅栅上形成有硅化钨和氮化硅，其特征在于：在硅衬底上形成了所述多晶硅栅、并在所述多晶硅栅上形成了所述硅化钨和所述氮化硅、并在所述多晶硅栅的侧壁形成了侧墙后，采用如下步骤对所述多晶硅栅进行离子注入：步骤一、在所述硅衬底上生长第一氧化层，所述第一氧化层将所述多晶硅栅上的所述氮化硅、所述多晶硅栅的侧壁的所述侧墙以及所述多晶硅栅两侧的源漏区的表面都覆盖；所述第一氧化层的厚度小于所述多晶硅栅的厚度；步骤二、在所述第一氧化层上淀积第二多晶硅层，所述第二多晶硅层和所述栅氧化层的总厚度小于所述多晶硅栅的厚度；步骤三、在所述第二多晶硅层上淀积第三氧化层，所述第一氧化层，第二多晶硅和第三氧化层的总厚度大于所述多晶硅栅、所述硅化钨和所述氮化硅的总厚度；步骤四、采用化学机械研磨的方法对所述第三氧化层进行平坦化，将所述多晶硅栅上的所述氮化硅暴露出来；所述源漏区上的所述第三氧化层的顶面和所述氮化硅顶面相平；步骤五、在所述多晶硅栅和所述源漏区中同时进行源漏离子注入；该源漏离子注入的能量满足注入离子能够注入到所述多晶硅栅中但是不能穿透所述多晶硅栅底部的栅氧化层；由于所述硅化钨的阻挡能力比氧化硅强，部分离子会同时注入到所述源漏区中，形成晶体管的源漏；步骤六、去除所述第三氧化层、所述第二多晶硅和所述第一氧化层； 进行热退火，将所述源漏和所述多晶硅栅中的注入离子激活。...

【技术特征摘要】
1.一种在CMOS源漏掺杂时进行多晶娃栅注入的方法,多晶娃栅上形成有娃化鹤和氮化硅，其特征在于在硅衬底上形成了所述多晶硅栅、并在所述多晶硅栅上形成了所述硅化钨和所述氮化硅、并在所述多晶硅栅的侧壁形成了侧墙后，采用如下步骤对所述多晶硅栅进行离子注入步骤一、在所述硅衬底上生长第一氧化层，所述第一氧化层将所述多晶硅栅上的所述氮化硅、所述多晶硅栅的侧壁的所述侧墙以及所述多晶硅栅两侧的源漏区的表面都覆盖；所述第一氧化层的厚度小于所述多晶硅栅的厚度；步骤二、在所述第一氧化层上淀积第二多晶硅层，所述第二多晶硅层和所述栅氧化层的总厚度小于所述多晶硅栅的厚度；步骤三、在所述第二多晶硅层上淀积第三氧化层，所述第...

【专利技术属性】
技术研发人员：胡君，罗啸，刘冬华，段文婷，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：