半导体器件及其制造方法技术

本发明专利技术实施例公开了一种半导体器件的制造方法，包括：提供超薄SOI衬底以及超薄SOI衬底的顶层硅上的栅区；在栅区两侧的顶层硅中形成至少暴露栅区下的顶层硅的侧壁的开口；在所述开口中、栅区下的顶层硅的侧壁上形成金属硅化物层；以金属材料填充所述开口，形成源漏区。通过在栅区下的顶层硅侧壁形成金属硅化物减小沟道的寄生电阻，此外，填充金属材料形成源漏区加强了对沟道的应力作用，更进一步提高了器件的性能。

【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术涉及半导体制造技术，更具体地说，涉及一种半导体器件及其制造方法。
技术介绍
体硅器件技术一直是半导体器件的主流技术，但随着器件的特征尺寸不断减小，在进入纳米尺度尤其是22nm以下尺寸以后，临近半导体物理器件的极限问题接踵而来，如电容损耗、漏电流增大、噪声提升、闩锁效应和短沟道效应等，为了克服这些问题，SOI(绝缘体上硅，Silicon-On-Insulator)技术应运而生。SOI技术是在背衬底和顶层硅中间嵌埋一层SiO2的埋氧化层，然后以此衬底作为基底，在顶层硅上制作晶体管器件。SiO2埋氧化层确保了器件的介质隔离，使器件的寄生电容和漏电流显著减小，还彻底消除了体硅器件中的寄生闩锁效应，具有寄生电容小、短沟道效应小、速度快、集成度高、功耗低等优点，越来越受业界的青睐。SOI衬底分厚层和薄层SOI，薄层SOI器件的顶层硅的厚度小于栅下最大耗尽层的宽度，当顶层硅的厚度变薄时，器件从部分耗尽(PartiallyDepletion)向全部耗尽(FullyDepletion)转变，当顶层硅小于50nm时，为超薄SOI(UltrathinSOI，UTSOI)，本文档来自技高网...

【技术保护点】
一种半导体器件制造方法，其特征在于，包括：提供超薄SOI衬底以及超薄SOI衬底的顶层硅上的栅区；在栅区两侧的衬底中形成至少暴露栅区下的顶层硅的侧壁的开口；在所述开口中、栅区下的顶层硅的侧壁上形成金属硅化物层；以金属材料填充所述开口，形成源漏区。

【技术特征摘要】
1.一种半导体器件制造方法，其特征在于，包括：提供超薄SOI衬底以及超薄SOI衬底的顶层硅上的栅区；在栅区两侧的衬底中形成至少暴露栅区下的顶层硅的侧壁的开口；在所述开口中、栅区下的顶层硅的侧壁上形成金属硅化物层；以金属材料填充所述开口，形成源漏区；在形成所述开口之后，形成金属硅化物之前还包括步骤：在所述开口中、栅区下的埋氧层的侧壁上形成介质层。2.根据权利要求1所述的制造方法，其特征在于，在栅区两侧的顶层硅中形成至少暴露栅区下的顶层硅的侧壁的开口的步骤包括：刻蚀所述栅区两侧的超薄SOI衬底的顶层硅及部分厚度的埋氧化层，以形成开口。3.根据权利要求1所述的制造方法，其特征在于，在栅区两侧的顶层硅中形成至少暴露栅区下的顶层硅的侧壁的开口的步骤包括：刻蚀所述栅区两侧的超薄SOI衬底的顶层硅及部分厚度的埋氧化层，而后去除部分栅区下的顶层硅，以形成开口。4.根据权利要求1所述的...

【专利技术属性】
技术研发人员：梁擎擎，罗军，钟汇才，赵超，朱慧珑，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：