一种全隔离结构的制作方法技术

一种全隔离结构的制作方法，包括：提供一个硅衬底；采用槽隔离工艺在硅衬底上形成隔离槽；刻蚀去除隔离槽内的部分氧化层；在硅衬底上沉积一层氮化硅；继续刻蚀去除隔离槽底部的氮化硅和槽内的部分氧化层；进行热氧工艺，在底层硅和顶层硅之间形成绝缘层；经槽隔离工艺，形成全隔离结构。本发明专利技术的制作方法，采用和标准COMS相兼容的工艺，直接在硅衬底上制备得到全隔离结构，避免了通常需要使用SOI衬底才能实现全隔离结构的弊端，不仅成本低、容易操作，并且得到的SOI衬底可靠性高。

【技术实现步骤摘要】

本专利技术涉及集成电路制造
，特别涉及。
技术介绍
SOI英文为silicon-on-1nsulator,即绝缘层上的娃。它是由底层娃/绝缘层/ 顶层硅构成的。中间的绝缘层通常为二氧化硅，简称埋氧层，用来隔离器件和硅衬底。现在，基于SOI技术的产品已经遍布了微处理器、打印设备、网络和存储设备以及手表和汽车电子等超低功耗产品，这些产品对器件速度、功能性以及低功耗都有着特殊的要求。研究还表明，与基于体硅衬底的器件相比，在相同漏电流下，基于SOI衬底的器件性能得到明显提高，且具有更低的瞬态失效率，瞬态失效方面可以改善5-7倍；基于SOI衬底的器件具有更优的温度敏感性，因此可以在高温环境下工作。此外，由于消除了寄生在场效应晶体管 (FET)间的寄生双极器件，因此避免了闩锁效应。SOI技术在加工工艺方面也具有一些优势， 不需要繁琐的隔离工艺或注入深度较深的N型或P型沟道离子注入。随着技术进一步等比例缩小，体硅工艺需要在离子注入和浅沟槽隔离工艺(STI)工艺模块中增加额外的工艺步骤，而这些都是SOI技术所不需要的。随着集成电路尺寸的减小，构成电路的器件的排布更加密集，硅衬底上单位面积有源器件的密度越来越重要，所以电路间的有效绝缘隔离也变得更加重要。目前，体硅全隔离结构的常用制作方法采用的是标准COMS工艺，包括提供一个硅衬底，在硅衬底表面沉积一层绝缘层，然后采用局部氧化隔离工艺(LOCOS)或STI工艺形成全隔离结构；而全隔离结构的常用制作方法是先采用Smart cut、SIMOX等方法制作出SOI 衬底，然后采用局部氧化隔离工艺(LOCOS)或STI工艺形成全隔离结构。比较上述两种工艺，采用后者的工艺形成全隔离结构需要预先制作出SOI，SOI衬底采用智能切割(Smart cut)、注氧隔离(SIMOX)等方法,制作成本高,而且Smart cut获得的全隔离结构的衬底中埋氧层和表面硅易产生剥落，会影响后续工艺及器件性能。因此，由于标准COMS工艺操作简单，容易实现，如果能利用标准COMS兼容的工艺来制作全隔离结构，就可以降低成本，并且形成的全隔离结构的可靠性较高。
技术实现思路
为克服上述问题，本专利技术的目的在于提供，能够简化工艺，降低生产成本，以及制备出可靠性更高的全隔离结构。本专利技术的中全隔离结构从底部向上依次为底层硅、绝缘层、顶层硅以及具有氧化层的隔离槽，制作步骤包括步骤SOl :提供一个硅衬底；步骤S02 :采用槽隔离工艺在所述硅衬底上形成所述具有氧化层的隔离槽；步骤S03 :刻蚀去除 所述隔离槽内的部分氧化层；步骤S04 :在所述硅衬底上沉积一层氮化硅；步骤S05 :刻蚀去除所述隔离槽底部的氮化硅和槽内的部分氧化层；步骤S06 :进行热氧工艺，在所述底层硅和所述顶层硅之间形成所述绝缘层；步骤S07 :经槽隔离工艺，形成所述全隔离结构。优选地，所述隔离槽的深度为200-1000nm。优选地，步骤S03中，刻蚀所述部分氧化层是指刻蚀所述隔离槽内的氧化层直至所述隔离槽内的氧化层顶部至所述顶层硅顶部的距离为50-300nm。优选地，所述的氮化硅的厚度为3-30nm。优选地，步骤S04中，还包括采用各向异性刻蚀去除所述隔离槽底部的氮化硅。优选地，步骤S05中，刻蚀所述部分氧化层是指刻蚀去除所述隔离槽内的氧化层的厚度为5-30nm。优选地，所述绝缘层材料为二氧化硅。本专利技术提供的，能够和标准COMS相兼容，直接在硅衬底上制备得到全隔离结构，避免了通常需要使用SOI衬底才能实现全隔离结构的弊端，不仅成本低、容易操作，并且得到的SOI衬底可靠性高。附图说明图1是本专利技术的全隔离结构的制作方法的一个较佳实施例的流程示意2 8是本专利技术的上述较佳实施例的全隔离结构的制作方法的各制备步骤示意图。具体实施方式以下结合附图和具体实施例对本专利技术提供的硅纳米线阵列的制备方法作进一步详细说明。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。现结合附图1-8，通过一个具体实施例对本专利技术的进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。图1是本专利技术的全隔离结构的制作方法的一个较佳实施例的流程示意图。图3-8 是本专利技术的上述实施例的全隔离结构的制作方法的各制备步骤示意图。图8是本专利技术的上述实施例的全隔离结构的示意图。请参阅图8，如图所示，本实施例中的全隔离结构从底部向上依次为底层硅、绝缘层、顶层硅以及具有氧化层的隔离槽。请参阅图1，如图所示 ，本实施例中的全隔离结构的制作方法包括如下步骤步骤SOl :提供一个硅衬底；本实施例中，所述硅衬底可以是单晶硅、多晶硅或非晶硅。步骤S02 :参阅图2，采用槽隔离工艺在硅衬底上形成具有氧化层的隔离槽；这里， 隔离槽的深度为200-1000nm。槽隔离工艺可以但不限于是STI工艺。如图2中所示，本实施例中，经槽隔离工艺后形成的硅衬底的结构从底部向上依次为底部硅、垫二氧化硅层、 顶层硅、氮化硅层以及隔离槽，本实施例中形成此结构所采用的STI工艺为采用但不限于是化学气相沉积法在硅衬底上依次形成垫氧化硅层和氮化硅层，然后采用但不限于是等离子体干法刻蚀垫氧化硅层、氮化硅层和部分硅衬底以形成隔离槽，接着采用但不限于是化学气相沉积法或原子层沉积法在隔离槽和氮化硅表面形成垫氧化硅层，通过垫氧化硅层可修复前述工艺中引起的表面缺陷以及缓解应力，然后在垫氧化硅层表面形成绝缘层，接着化学机械研磨去除氮化硅层表面的垫氧化硅层和绝缘层，这不用于限制本专利技术的范围。本实施例中的绝缘层为二氧化硅层。步骤S03 :请参阅图3，采用但不限于是等离子体干法刻蚀或湿法刻蚀去除隔离槽内的部分氧化层；这里，刻蚀部分氧化层是指刻蚀隔离槽内的氧化层直至隔离槽内的氧化层顶部至顶层硅顶部的距离为50-300nm。本实施例中，具体是向下刻蚀所述隔离槽内的氧化层，直到隔离槽内刻蚀后的氧化层顶部距离顶层硅顶部的距离为50-300nm。所使用的刻蚀气体可以但不限于是Cl2、HBr或其它气体的混合气体。刻蚀的厚度可通过刻蚀的时间来控制，本专利技术对此不作任何限制。步骤S04 :请参阅图4，采用但不限于化学气相沉积或原子层沉积法在硅衬底上沉积一层氮化硅；这里，氮化硅沉积在硅衬底表面的同时，也沉积到隔离槽内，这不用于限制本专利技术。通过控制工艺时间，可以控制所沉积的氮化硅层的厚度，本实施例中，该氮化硅薄膜的厚度为3-30nm。步骤S05 :请参阅图5和图6，采用但不限于等离子干法刻蚀或湿法刻蚀去除隔离槽底部的氮化硅，再次采用但不限于是等离子干法刻蚀或湿法刻蚀去除隔离槽内的部分氧化层；本实施例中，向下刻蚀隔离槽内的氧化层，刻蚀去掉的隔离槽内的氧化层的厚度为 5_30nmo步骤S06 :请参阅图7，进行热氧工艺，在底层硅和顶层硅之间形成绝缘层；本实施例中，该绝缘层的材料为二氧化硅，所采用的热氧工艺的温度可以但不限于是900° C或 1000° C，所使用的气体可以但不限于是氧气或水蒸气等氧化剂气流。在热氧过程中，通过控 制合适的工艺时间，随着氧化剂气流在隔离槽内和向隔离槽两侧扩散包括气相扩散和固相扩本文档来自技高网...

【技术保护点】
一种全隔离结构的制作方法，所述全隔离结构从底部向上依次为底层硅、绝缘层、顶层硅以及具有氧化层的隔离槽，其特征在于，包括：步骤S01：提供一个硅衬底；步骤S02：采用槽隔离工艺在所述硅衬底上形成所述具有氧化层的隔离槽；步骤S03：刻蚀去除所述隔离槽内的部分氧化层；步骤S04：在所述硅衬底上沉积一层氮化硅；步骤S05：刻蚀去除所述隔离槽底部氮化硅和槽内的部分氧化层；步骤S06：进行热氧化工艺，在所述底层硅和所述顶层硅之间形成所述绝缘层；步骤S07：经槽隔离工艺，形成所述全隔离结构。

【技术特征摘要】
1.一种全隔离结构的制作方法，所述全隔离结构从底部向上依次为底层硅、绝缘层、顶层硅以及具有氧化层的隔离槽，其特征在于，包括步骤SOl :提供一个硅衬底；步骤S02 :采用槽隔离工艺在所述硅衬底上形成所述具有氧化层的隔离槽；步骤S03 :刻蚀去除所述隔离槽内的部分氧化层；步骤S04 :在所述硅衬底上沉积一层氮化硅；步骤S05 :刻蚀去除所述隔离槽底部氮化硅和槽内的部分氧化层；步骤S06 :进行热氧化工艺，在所述底层硅和所述顶层硅之间形成所述绝缘层；步骤S07 :经槽隔离工艺，形成所述全隔离结构。2.根据权利要求1所述的全隔离结构的制作方法，其特征在于，所述隔离槽的深度为 200_1000nm。3.根据权利要...

【专利技术属性】
技术研发人员：储佳，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：