本申请提供一种闪存芯片及基于闪存芯片的数据读取方法。该闪存芯片包括译码电路、第一存储阵列、第二存储阵列和信号比较放大器；所述第一存储阵列和所述第二存储阵列均包括多条字线、多组位线和多个存储单元，且每组位线中每条位线上设置有控制开关，所述控制开关处于常断状态；当所述欲读出数据的存储位置为所述第一存储阵列中的第一存储单元时，所述第一存储单元连接的第一位线上的控制开关闭合；当所述欲读出数据的存储位置为所述第二存储阵列中的第二存储单元时，所述第二存储单元连接的第二位线上的控制开关闭合。本申请提供可以解决如何提升大存储容量的闪存芯片的数据读取速度，以提升信息读取效率的问题。
1、闪存属于非易失性存储器(non-volatile memory，简称nvm)的一种，因为其具有可反复擦写、掉电数据保持的特性，所以在移动通讯、家用电器、汽车等多个领域有着广泛的应用。从闪存中的存储单元读取数据是闪存最为关键的操作之一，闪存需要能够从存储单元微弱的信号差别分别出逻辑0和逻辑1，同时不能改变存储单元的数据状态。
2、随着通信技术的发展，尤其是随着第五代移动通信技术(5th generation mobilecommunication technology，简称5g)、物联网的兴起，芯片的种类越来越多，这就要求闪存芯片能够存储更多的信息。闪存芯片的容量越大，所存储的信息越多，其数据读取速度就越慢。具体的，随着闪存芯片的容量增大，字线(word line，简称wl)方向wl和位线(bit line，简称bl)方向的阵列越来越大，直接影响负载寄生电容变大，进而在读操作过程中，字线方向的预充电时间缓慢，位线方向寄生电容上的电荷泄放时间缓慢，从而导致读操作的数据读取速度变慢。
>2、一方面，本申请提供一种闪存芯片，包括译码电路、第一存储阵列、第二存储阵列和信号比较放大器，所述译码电路用于译码外部输入的读信号后得到欲读出数据的存储位置；3、所述第一存储阵列和所述第二存储阵列均包括多条字线、多组位线和多个存储单元，且每组位线中每条位线上设置有控制开关，所述控制开关处于常断状态；
4、当所述欲读出数据的存储位置为所述第一存储阵列中的第一存储单元时，所述第一存储单元连接的第一位线上的控制开关闭合，以使所述第一存储单元输出第一电流至所述信号比较放大器，所述信号比较放大器根据所述第一电流和第一参考电流输出逻辑信号，完成数据读取；所述第一参考电流由所述第二存储阵列输出；
5、当所述欲读出数据的存储位置为所述第二存储阵列中的第二存储单元时，所述第二存储单元连接的第二位线上的控制开关闭合，以使所述第二存储单元输出第二电流至所述信号比较放大器，所述信号比较放大器根据所述第二电流和第二参考电流输出逻辑信号，完成数据读取；所述第二参考电流由所述第一存储阵列输出。
6、其中一个实施例中，所述第一存储阵列还包括第一驱动电路，所述第二存储阵列还包括第二驱动电路；
7、当所述欲读出数据的存储位置为所述第一存储单元时，所述第一驱动电路驱动所述第一存储单元输出所述第一电流；
8、当所述欲读出数据的存储位置为所述第二存储单元时，所述第二驱动电流驱动所述第二存储单元输出所述第二电流。
9、其中一个实施例中，所述第一驱动电路包括：
10、第一字线驱动电路，用于驱动存储单元连接的字线；
11、第一控制驱动电路，所述第一控制驱动电路用于驱动与存储单元连接的选择管，进而驱动存储单元输出电流；
12、当所述欲读出数据的存储位置为所述第一存储单元时，所述第一字线驱动电路和所述第一控制驱动电路输出驱动电压以驱动所述第一存储单元输出所述第一电流。
13、其中一个实施例中，所述第二驱动电路包括：
14、第二字线驱动电路，用于驱动存储单元连接的字线；
15、第二控制驱动电路，所述第二控制驱动电路用于驱动与存储单元连接的选择管，进而驱动存储单元输出电流；
16、当所述欲读出数据的存储位置为所述第二存储单元时，所述第二字线驱动电路和所述第二控制驱动电路输出驱动电压以驱动所述第二存储单元输出所述第二电流。
17、其中一个实施例中，所述第一字线驱动电路包括多个第一分段字线驱动电路和多个第一分局字线驱动电路，所述第二字线驱动电路包括多个第二分段字线驱动电路和多个第二分局字线驱动电路；
18、每个第一分段字线驱动电路至少连接所述第一存储阵列中的一条字线，每个第一分局字线驱动电路的一端连接所述第一存储阵列中的一条字线，另一端连接一条字线和对应的一组位线构成的子阵列中的每个存储单元；
19、所述第二分段字线驱动电路连接所述第二存储阵列中的多条字线，每个第二分局字线驱动电路的一端连接所述第二存储阵列中的一条字线，另一端连接一条字线和对应的一组位线构成的子阵列中的每个存储单元。
20、其中一个实施例中，所述第一分段字线驱动电路和所述第二分段字线驱动电路的驱动方式为分四段驱动。
21、其中一个实施例中，还包括：
22、压差控制电路，连接每个存储单元中晶体管的源极，用于为晶体管的源极提供参考电压；
23、读操作时所述参考电压为零伏；
24、写操作时所述参考电压大于零伏，用于使晶体管的漏极电压与源极电压之间的压差大于或等于写操作时的最小需求压差。
25、其中一个实施例中，当所述欲读出数据的存储位置为所述第一存储单元时，所述第二驱动电路输出电压为0v；
26、当所述欲读出数据的存储位置为所述第二存储单元时，所述第一驱动电路输出电压为0v。
27、其中一个实施例中，每条位线上设置有至少两个控制开关，所述至少两个控制开关同步闭合和同步关断。
28、其中一个实施例中，所述信号比较放大器为差分锁存型灵敏放大器。
29、另一方面，本申请提供一种基于闪存芯片的数据读取方法，应用于如第一方面所述的闪存芯片，所述方法包括：
30、基于译码电路获取外部输入的读信号，并译码所述读信号，得到欲读出数据的存储位置；
31、当所述欲读出数据的存储位置为第一存储阵列中的第一存储单元时，所述第一存储单元连接的第一位线上的控制开关闭合，以使所述第一存储单元输出第一电流至信号比较放大器，所述信号比较放大器根据所述第一电流和第一参考电流输出逻辑信号，完成数据读取；
32、当所述欲读出数据的存储位置为第二存储阵列中的第二存储单元时，所述第二存储单元连接的第二位线上的控制开关闭合，以使所述第二存储单元输出第二电流至所述信号比较放大器，所述信号比较放大器根据所述第二电流和第二参考电流输出逻辑信号，完成数据读取。
33、其中一个实施例中，所述当所述欲读出数据的存储位置为第一存储阵列中的第一存储单元时，所述第一存储单元连接的第一位线上的控制开关闭合，以使所述第一存储单元输出第一电流至信号比较放大器包括：
34、当所述欲读出数据的存储位置为第一存储阵列中的第一存储单元时，所述第一存储单元连接的第一位线上的控制开关闭合，所述第一存储单元连接的第一字线的电压从0v本文档来自技高网...
【技术保护点】
1.一种闪存芯片，其特征在于，包括译码电路、第一存储阵列、第二存储阵列和信号比较放大器，所述译码电路用于译码外部输入的读信号后得到欲读出数据的存储位置；
2.根据权利要求1所述的闪存芯片，其特征在于，所述第一存储阵列还包括第一驱动电路，所述第二存储阵列还包括第二驱动电路；
3.根据权利要求2所述的闪存芯片，其特征在于，所述第一驱动电路包括：
4.根据权利要求3所述的闪存芯片，其特征在于，所述第二驱动电路包括：
5.根据权利要求4所述的闪存芯片，其特征在于，所述第一字线驱动电路包括多个第一分段字线驱动电路和多个第一分局字线驱动电路，所述第二字线驱动电路包括多个第二分段字线驱动电路和多个第二分局字线驱动电路；
6.根据权利要求5所述的闪存芯片，其特征在于，所述第一分段字线驱动电路和所述第二分段字线驱动电路的驱动方式为分四段驱动。
7.根据权利要求2-6任一项所述的闪存芯片，其特征在于，还包括：
8.根据权利要求2-6任一项所述的闪存芯片，其特征在于，
9.根据权利要求1所述的闪存芯片，其特征在于，每条位线上设置有至少两个控制开关，所述至少两个控制开关同步闭合和同步关断。
10.根据权利要求1所述的闪存芯片，其特征在于，所述信号比较放大器为差分锁存型灵敏放大器。
11.一种基于闪存芯片的数据读取方法，其特征在于，应用于如权利要求1-10任一项所述的闪存芯片，所述方法包括：
12.根据权利要求11所述的方法，其特征在于，所述当所述欲读出数据的存储位置为第一存储阵列中的第一存储单元时，所述第一存储单元连接的第一位线上的控制开关闭合，以使所述第一存储单元输出第一电流至信号比较放大器包括：
...
【技术特征摘要】
1.一种闪存芯片，其特征在于，包括译码电路、第一存储阵列、第二存储阵列和信号比较放大器，所述译码电路用于译码外部输入的读信号后得到欲读出数据的存储位置；
2.根据权利要求1所述的闪存芯片，其特征在于，所述第一存储阵列还包括第一驱动电路，所述第二存储阵列还包括第二驱动电路；
3.根据权利要求2所述的闪存芯片，其特征在于，所述第一驱动电路包括：
4.根据权利要求3所述的闪存芯片，其特征在于，所述第二驱动电路包括：
5.根据权利要求4所述的闪存芯片，其特征在于，所述第一字线驱动电路包括多个第一分段字线驱动电路和多个第一分局字线驱动电路，所述第二字线驱动电路包括多个第二分段字线驱动电路和多个第二分局字线驱动电路；
6.根据权利要求5所述的闪存芯片，其特征在于，所述第一分段字线驱动电路和所述第二分段字线驱动...
【专利技术属性】
技术研发人员：任永旭，蒋宇，沈灵，严慧婕，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。