【技术实现步骤摘要】
【国外来华专利技术】
本申请涉及存储器，并且更具体地说涉及具有正向增强的写入多路复用器的单或多存储体存储器。
技术介绍
1、在传统的静态随机存取存储器(sram)中，位单元连接到一对位线。在写入操作之前，将位线预充电到用于位单元的电源电压。根据要写入位单元的数据，写入多路复用器可将位线对中的真位线或互补位线从其预充电状态放电。
2、在此项技术中需要具有增加的写入裕度和较少漏电的存储器。
技术实现思路
1、在一个具体实施中，一种电路包括：第一位线，该第一位线通过第一n型金属氧化物半导体(nmos)晶体管耦合到第一写入驱动器输出端；第一互补位线，该第一互补位线通过第二nmos晶体管耦合到第二写入驱动器输出端；第一反相器，该第一反相器具有耦合到第一nmos晶体管的第一栅极和第二nmos晶体管的第二栅极的输出端；和第一增强电路，该第一增强电路耦合到第一反相器的功率节点，该第一增强电路包括将电源耦合到第一反相器的功率节点的第一晶体管，并且还包括耦合到第一反相器的功率节点和第一晶体管的第一电容器。
2、在另一具体实施中，一种用于在存储器系统中执行写入操作的方法，该方法包括：在写入多路复用器内的第一列处接收写入多路复用信号，其中该第一列包括与存储体通信的位线和互补位线；从写入多路复用信号生成增强的写入多路复用信号；将增强的写入多路复用信号施加到第一晶体管的第一控制端子和第二晶体管的第二控制端子，其中第一晶体管将第一写入驱动器输出端耦合到位线，并且第二晶体管将第二写入驱动器输出端耦合到互补位线；
3、在另一具体实施中，一种存储器包括：第一多路复用器，该第一多路复用器将第一多个位线耦合到写入驱动器；第二多路复用器，该第二多路复用器将第二多个位线耦合到写入驱动器；和第一增强电路，该第一增强电路耦合到与第一多路复用器相关联的第一多个列反相器，并且耦合到与第二多路复用器相关联的第二多个列反相器；该第一增强电路包括将电源耦合到第一多个列反相器和第二多个列反相器的功率节点的第一晶体管，第一增强电路还包括耦合到功率节点和第一晶体管的第一电容器。
4、在又一具体实施中，一种电路包括多个列，这些列中的每一列包括与相应存储器位单元通信的位线和互补位线；用于将来自写入驱动器的信号多路复用到该多个列的构件，该多路复用构件包括将相应位线和相应互补位线耦合到写入驱动器的多个晶体管；和用于对施加到多路复用构件的多个晶体管的栅极的电压进行正向增强的构件。
5、通过下面的具体实施方式可以更好地理解这些优点和附加的优点。
本文档来自技高网...【技术保护点】
1.一种电路，所述电路包括：
2.根据权利要求1所述的电路，其中所述第一晶体管包括p型金属氧化物半导体(PMOS)晶体管，其中所述第一电容器通过多个附加反相器耦合到所述第一晶体管的栅极。
3.根据权利要求1所述的电路，其中所述第一晶体管包括p型金属氧化物半导体(PMOS)晶体管，并且其中所述第一晶体管的栅极耦合到第二反相器和第三反相器，所述第三反相器通过所述第一电容器耦合到所述第一晶体管的漏极，其中所述第一晶体管的所述漏极耦合到所述第一电容器以及所述第一反相器的所述功率节点。
4.根据权利要求1所述的电路，所述电路还包括：
5.根据权利要求1所述的电路，所述电路还包括：
6.根据权利要求5所述的电路，其中所述第二晶体管的栅极耦合到第二反相器和第三反相器，所述第三反相器耦合到所述第二晶体管的漏极，其中所述第二晶体管的所述漏极耦合到所述第二电容器以及所述写入驱动器电路的输入端。
7.根据权利要求1所述的电路，所述电路还包括：接收位掩蔽信号和增强信号的逻辑门，其中所述逻辑门耦合到所述第一晶体管的栅极。
9.一种存储器，所述存储器包括：
10.根据权利要求9所述的存储器，其中所述第一多路复用器对应于第一存储体，并且其中所述第二多路复用器对应于第二存储体，所述第一存储体和所述第二存储体被包括在多存储体存储器系统中。
11.根据权利要求9所述的存储器，其中所述第一晶体管包括p型金属氧化物半导体(PMOS)晶体管，其中所述第一电容器通过多个附加反相器耦合到所述第一晶体管的栅极。
12.根据权利要求9所述的存储器，其中所述第一晶体管包括p型金属氧化物半导体(PMOS)晶体管，并且其中所述第一晶体管的栅极耦合到多个串联反相器，所述多个串联反相器耦合到所述第一晶体管的漏极，其中所述第一晶体管的所述漏极耦合到所述第一电容器以及所述第一多个列反相器和所述第二多个列反相器的所述功率节点。
13.根据权利要求9所述的存储器，所述存储器还包括：
14.根据权利要求13所述的存储器，其中所述第二晶体管的栅极耦合到多个串联反相器，所述多个串联反相器耦合到所述第二晶体管的漏极，其中所述第二晶体管的所述漏极耦合到所述第二电容器以及所述写入驱动器的输入端。
15.根据权利要求9所述的存储器，所述存储器还包括：接收位掩蔽信号和增强信号的逻辑门，其中所述逻辑门耦合到所述第一晶体管的栅极。
16.根据权利要求15所述的存储器，其中所述逻辑门包括“与”门。
17.一种用于在存储器系统中执行写入操作的方法，所述方法包括：
18.根据权利要求17所述的方法，其中生成所述增强的写入多路复用信号包括：
19.根据权利要求17所述的方法，还包括：
20.根据权利要求19所述的方法，其中对所述第一写入驱动器输出端进行负向增强包括：
21.一种电路，所述电路包括：
22.根据权利要求21所述的电路，其中所述多个晶体管包括多个n型金属氧化物半导体(NMOS)晶体管，并且其中所述多个晶体管的栅极耦合到相应列反相器，所述相应列反相器接收所述电压。
23.根据权利要求21所述的电路，所述电路还包括：
24.根据权利要求23所述的电路，其中用于对来自所述写入驱动器的所述信号进行负向增强的所述构件包括：
25.根据权利要求21所述的电路，其中用于对所述电压进行正向增强的所述构件包括：
...【技术特征摘要】
【国外来华专利技术】
1.一种电路，所述电路包括：
2.根据权利要求1所述的电路，其中所述第一晶体管包括p型金属氧化物半导体(pmos)晶体管，其中所述第一电容器通过多个附加反相器耦合到所述第一晶体管的栅极。
3.根据权利要求1所述的电路，其中所述第一晶体管包括p型金属氧化物半导体(pmos)晶体管，并且其中所述第一晶体管的栅极耦合到第二反相器和第三反相器，所述第三反相器通过所述第一电容器耦合到所述第一晶体管的漏极，其中所述第一晶体管的所述漏极耦合到所述第一电容器以及所述第一反相器的所述功率节点。
4.根据权利要求1所述的电路，所述电路还包括：
5.根据权利要求1所述的电路，所述电路还包括：
6.根据权利要求5所述的电路，其中所述第二晶体管的栅极耦合到第二反相器和第三反相器，所述第三反相器耦合到所述第二晶体管的漏极，其中所述第二晶体管的所述漏极耦合到所述第二电容器以及所述写入驱动器电路的输入端。
7.根据权利要求1所述的电路，所述电路还包括：接收位掩蔽信号和增强信号的逻辑门，其中所述逻辑门耦合到所述第一晶体管的栅极。
8.根据权利要求7所述的电路，其中所述逻辑门包括“与”门。
9.一种存储器，所述存储器包括：
10.根据权利要求9所述的存储器，其中所述第一多路复用器对应于第一存储体，并且其中所述第二多路复用器对应于第二存储体，所述第一存储体和所述第二存储体被包括在多存储体存储器系统中。
11.根据权利要求9所述的存储器，其中所述第一晶体管包括p型金属氧化物半导体(pmos)晶体管，其中所述第一电容器通过多个附加反相器耦合到所述第一晶体管的栅极。
12.根据权利要求9所述的存储器，其中所述第一晶体管包括p型金属氧化物半导体...
【专利技术属性】
技术研发人员：H·李，A·C·科塔，D·赛思，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。