一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法技术

本发明专利技术提供一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法，先通过外延技术和离子注入技术形成半导体衬底、GaAs层结构，所述半导体衬底中具有H离子或/及He离子注入层，且所述半导体衬底为Ge、Ge/Si、Ge/GeSi/Si或GOI衬底；于所述GaAs层表面形成第一SiO2层；键合一表面具有第二SiO2层的Si衬底，进行第一退火加强键合，进行第二退火使所述注入层剥离；采用XeF2气体腐蚀以去除GaAs层表面残留的半导体衬底，获得GaAsOI结构；采用类似的方案可以获得高质量的Ⅲ-ⅤOI结构。本发明专利技术通过分子束外延或超高真空化学气相沉积的手段，获得高质量的GaAs层及Ⅲ-Ⅴ半导体层；采用高选择性气体腐蚀的方法，可以有效地将通过智能剥离后的残留半导体衬底去除的同时保持GaAs层的完整性，从而有效地制备出高质量的GaAsOI或Ⅲ-ⅤOI。

【技术实现步骤摘要】

本专利技术涉及一种半导体材料的制备方法，特别是涉及一种GaAsOI结构及II1- V OI结构的制备方法。
技术介绍
SOI (Silicon-On-1nsulator,绝缘衬底上的娃)技术是在顶层娃和背衬底之间引入了一层埋氧化层。通过在绝缘体上形成半导体薄膜，SOI材料具有了体硅所无法比拟的优点可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势，因此可以说SOI将有可能成为深亚微米的低压、低功耗集成电路的主流技术。但是，根据国际半导体产业发展蓝图(ITRS2009)的规划，集成电路已经逐步从微电子时代发展到了微纳米电子时代，32纳米技术节点已经非常接近栅的物理尺寸，传统的体硅材料和工艺正接近其物理极限。32纳米技术节点以下尤其是22纳米以下，晶体管的结构和材料将面临更多挑战。必须采取新的技术来提高性能(新材料、新结构、新工艺)。其中，引入新的沟道材料是主要革新途径。研究表明，当微电子技术发展到16纳米技术节点及以下时，晶体管的栅长将小本文档来自技高网...

【技术保护点】
一种GaAsOI结构的制备方法，其特征在于，所述制备方法至少包括：1）提供一半导体衬底，对所述半导体衬底进行H离子或/及He离子注入并退火以在离其表面预设深度处形成注入层，然后于所述半导体衬底表面形成GaAs层；或提供一半导体衬底，先于所述半导体衬底表面形成GaAs层，然后进行H离子或/及He离子注入并退火以在离所述半导体衬底表面预设深度处形成注入层；所述半导体衬底为Ge、Ge/Si、Ge/GeSi/Si或GOI衬底；2）于所述GaAs层表面形成第一SiO2层；3）提供一表面具有第二SiO2层的Si衬底，键合所述第一SiO2层及第二SiO2层，然后进行第一退火以加强键合，进行第二退火使所述注入...

【技术特征摘要】
1.一种GaAsOI结构的制备方法，其特征在于，所述制备方法至少包括 1)提供一半导体衬底，对所述半导体衬底进行H离子或/及He离子注入并退火以在离其表面预设深度处形成注入层，然后于所述半导体衬底表面形成GaAs层；或 提供一半导体衬底，先于所述半导体衬底表面形成GaAs层，然后进行H离子或/及He离子注入并退火以在离所述半导体衬底表面预设深度处形成注入层； 所述半导体衬底为Ge、Ge/S1、Ge/GeSi/Si或GOI衬底； 2)于所述GaAs层表面形成第一SiO2层； 3)提供一表面具有第二SiO2层的Si衬底，键合所述第一 SiO2层及第二 SiO2层，然后进行第一退火以加强键合，进行第二退火使所述注入层剥离； 4)采用XeF2气体腐蚀以去除所述GaAs层表面残留的半导体衬底，获得GaAs层/SiO2层/Si衬底结构。2.根据权利要求1所述的GaAsOI结构的制备方法，其特征在于采用分子束外延法或超高真空化学气相沉积法形成所述GaAs层。3.根据权利要求1所述的GaAsOI结构的制备方法，其特征在于H离子或/及He离子注入的温度为15 40°C。4.根据权利要求1所述的GaAsOI结构的制备方法，其特征在于H离子或/及He离子注入的剂量为 IO16数量级。5.根据权利要求1所述的GaAsOI结构的制备方法，其特征在于采用等离子体增强化学气相沉积法及化学机械抛光法形成所述第一 SiO2层。6.根据权利要求1所述的GaAsOI结构的制备方法，其特征在于步骤4)中，将XeF2气体间歇性地垂直通入至所述半导体衬底表面以将其去除。7.根据权利要求1所述的GaAsOI结构的制备方法...

【专利技术属性】
技术研发人员：狄增峰，高晓强，恭谦，张苗，王庶民，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：