晶圆与晶圆、晶圆与芯片、芯片与芯片键合的结构制造技术

本实用新型专利技术涉及一种晶圆与晶圆、晶圆与芯片、芯片与芯片键合的结构。该结构包括制备包括多个金属压点的第一衬底和靠近所述金属压点的第一电介质层，所述金属压点和所述第一电介质层位于所述第一衬底的上表面；包括多个半导体压点的第二衬底和靠近所述半导体压点的第二电介质层，所述半导体压点和所述第二电介质层位于所述第二衬底的上表面；所述金属压点和所述半导体压点相互对齐并接触键合，所述第一电介质层和所述第二电介质层相互对齐并接触键合。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及晶圆的键合领域，尤其是涉及在低温下，利用集成电路制造工艺制备的晶圆键合的结构。
技术介绍
随着传统的CMOS器件的物理性能逐渐的接近量子极限，迫切的需求高性能的电子系统，系统集成芯片(SOC)逐渐成为半导体产业的一个技术途径。在系统集成芯片的制造中，各种功能都需要集成在一个芯片上。虽然在硅衬底上制备电路是目前制备超大规模器件的主流技术，但是现在最好能从硅之外的材料中制造器件和/或电路获得所需的电路或光电功能。因此，集成硅基器件和非硅基器件的混合系统为独特的SOC功能提供了可能，而不是单独的从硅或非硅器件得到独特的SOC功能。 在硅上异质外延生长异质材料是异质器件集成的方法之一。目前，通过异质外延生长的异质外延薄膜具有高密度的缺陷，主要是由于非硅薄膜和硅基衬底的晶格常数不匹配导致的。另一种异质器件集成的方法是晶圆键合技术。然而，在晶圆键合过程中，不同材料具有不同的热膨胀系数，在升温过程中产生的热应力会导致位错、剥离或开裂。因此，需要低温晶圆键合。尤其是针对那些不同的材料具有较低的分解温度或具有温度敏感的器件，比如磷化铟异质结双极晶体管或加工具有超浅源极和漏极的硅器件，这样不同材料的低温键合工艺是非常关键的。在晶圆上面制备具有不同功能和不同材料的芯片是很困难的，并且也很难优化工艺过程。确实，许多的SOC (尤其是那些更大规模集成)产量很低。一种途径是通过晶圆粘结键合与IC工艺兼容起来。然而，晶圆粘结键合通常是在高温下进行的，容易导致热应力、气泡的形成以及粘附性的不稳定性，使得工艺生产中产量减少和可靠性降低。晶圆直接键合是一种在低温下不使用任何粘合剂能使晶圆键合的技术。且在低温下晶圆直接键合是密封的。键合工艺在低温下，尤其是在室温下，晶圆直接键合中没有引入热应力和不均一性，能够生产更加可靠的电路。而且，在低温键合的晶圆如果能进行减薄工艺，当一个键合的晶圆减薄到小于组合材料的各自临界值时，在后续的热处理工艺中，键合的晶圆可以避免层间位错、滑移或开裂等现象。而且，晶圆直接键合和层转移是与超大规模集成电路(VLSI)相兼容的，非常具有可行性和可制造性，使用这种技术形成堆栈的三维SOC是非常可取的。三维SOC是在一个芯片上集成现有的集成电路形成一个系统。在低温下，晶圆或芯片之间的直接键合在制造三维SOC是可行的，使得晶圆或芯片之间电性连接起来，同时晶圆或芯片之间的非金属区域直接键合，因此消除了键合的后处理工艺，比如说衬底减薄、刻蚀、金属互连等工艺，实现了晶圆或芯片之间的电性连接，且优化了工艺过程。非常小的金属键合压点引起的寄生效应非常低，降低了功耗和增加带宽能力。目前，在超大规模集成电路工艺中，铜互连已经成为主流的技术。但是铜在硅和二氧化硅中具有很高的扩散率，使得铜很容易扩散进入硅的有源区而损坏器件，从而引起结或者氧化硅漏电。虽然采用阻挡层可以克服铜的扩散并且可以增加铜和氧化硅的粘附性，但是在键合过程中，位于氧化硅上面的阻挡层在键合过程中不能形成有效的化学键，导致键合的强度不够；另一方面，铜与氧化硅的粘附性不好，导致铜不能轻易沉积在硅片上，容易脱落从而不能很好地实现晶圆之间机械和电性连接。再者，即使在低温下(<200°C)的空气中，铜也很容易被氧化，而且不会形成保护层阻止铜进一步的氧化。最后，金属/金属键合过程中，在金属和金属键合周围会产生一定的空隙，并且随着金属压点厚度的增加，金属压点周围的空隙也逐渐增加，空隙的形成会导致键合强度的减小，并且增加了键合的后处理工艺。
技术实现思路
本技术要解决的技术问题是提供一种晶圆、芯片在低温下无需添加粘合剂和外加压力的直接键合的结构，从而获得非常可靠的机械和电性连接。为了解决上述技术问题，本技术提供一种晶圆与晶圆键合的结构，包括多个金属压点的第一衬底和靠近所述金属压点的第一电介质层，所述金属压点和所述第一电介质层位于所述第一衬底的上表面；包括多个半导体压点的第二衬底和靠近所述半导体压点的第二电介质层，所述半导体压点和所述第二电介质层位于所述第二衬底的上表面；所述金属压点和所述半导体压点相互对齐并接触键合，所述第一电介质层和所述第二电介质层相互对齐并接触键合。本技术提供了一种晶圆与芯片键合的结构，包括多个金属压点的第一衬底和靠近所述金属压点的第一电介质层，所述金属压点和所述第一电介质层位于所述第一衬底的上表面；包括多个半导体压点的第二衬底和靠近所述半导体压点的第二电介质层，所述半导体压点和所述第二电介质层位于所述第二衬底的上表面；所述金属压点和所述半导体压点相互对齐并接触键合，所述第一电介质层和所述第二电介质层相互对齐并接触键合。本技术还提供了一种芯片与芯片键合的结构，包括多个金属压点的第一衬底和靠近所述金属压点的第一电介质层，所述金属压点和所述第一电介质层位于所述第一衬底的上表面；包括多个半导体压点的第二衬底和靠近所述半导体压点的第二电介质层，所述半导体压点和所述第二电介质层位于所述第二衬底的上表面；所述金属压点和所述半导体压点相互对齐并接触键合，所述第一电介质层和所述第二电介质层相互对齐并接触键口 ο在本技术的结构中，可以是晶圆和晶圆键合，本领域的技术人员可知，也可以是芯片和晶圆键合，还可以是芯片和芯片键合。在芯片和晶圆键合结构中，可以是一个芯片与晶圆键合，也可以是多个芯片和晶圆键合。晶圆和芯片中至少含有一个PN结。优选的，金属压点的尺寸小于半导体压点的尺寸，半导体压点完全覆盖金属压点，且在覆盖金属压点之外的半导体压点与第一电介质层接触键合。更优选的，键合界面处是无缝键合。所述金属压点的尺寸可以小于所述半导体压点的尺寸，也可以等于所述半导体压点的尺寸，还可以大于所述半导体压点的尺寸，优选所述金属压点的尺寸小于所述半导体压点的尺寸，这样在金属压点和半导体压点对位并键合后，使得金属压点包含在所述半导体压点之内，更加有效的防止金属的扩散造成器件电性能的改变。优选的，所述金属压点和所述半导体压点直接接触后，所述半导体压点完全覆盖所述金属压点，且使得所述金属压点之外的所述半导体压点和所述第一电介质层直接接触，并与所述第一电介质层键合。其中，所述金属压点低陷于所述第一电介质层表面，还可以是金属压点位于所述第一电介质层表面上，优选金属压点低陷于第一电介质层表面。所述半导体压点低陷于所述第二电介质层表面，还可以是半导体 压点位于所述第二电介质层表面，优选半导体压点低陷于第二电介质层表面。所述金属压点的上表面突出于所述第一电介质层的表面，所述半导体压点位于所述第二电介质层的凹槽中，优选所述半导体压点的上表面低陷于所述第二电介质层的表面；还可以是所述半导体压点的上表面突出于所述第二电介质层的表面，所述金属压点位于所述第一电介质层的凹槽中，优选所述金属压点的上表面低陷于所述第一电介质层的表面。本领域的技术人员可知，金属压点和半导体压点可以都位于电介质层表面上，可以都低陷于电介质层的表面，也可以是都突出于电介质层的表面，还可以是其中的任意两两组合方式。所述金属压点是铝、金、镍或其合金中的一种，所述半导体压点是锗、硅或锗硅合金中的一种。对所述第一电介质层和所述第二电介质层的键合区域进行化学机械抛光，使得所述键合区域的表面粗糙度小于3. Onm。本文档来自技高网...

【技术保护点】
一种晶圆与晶圆键合的结构，其特征在于，包括多个金属压点的第一衬底和靠近所述金属压点的第一电介质层，所述金属压点和所述第一电介质层位于所述第一衬底的上表面；包括多个半导体压点的第二衬底和靠近所述半导体压点的第二电介质层，所述半导体压点和所述第二电介质层位于所述第二衬底的上表面；所述金属压点和所述半导体压点相互对齐并接触键合，所述第一电介质层和所述第二电介质层相互对齐并接触键合。

【技术特征摘要】
1.一种晶圆与晶圆键合的结构，其特征在于，包括多个金属压点的第一衬底和靠近所述金属压点的第一电介质层，所述金属压点和所述第一电介质层位于所述第一衬底的上表面；包括多个半导体压点的第二衬底和靠近所述半导体压点的第二电介质层，所述半导体压点和所述第二电介质层位于所述第二衬底的上表面；所述金属压点和所述半导体压点相互对齐并接触键合，所述第一电介质层和所述第二电介质层相互对齐并接触键合。2.一种晶圆与芯片键合的结构，其特征在于，包括多个金属压点的第一衬底和靠近所述金属压点的第一电介质层，所述金属压点和所述第一电介质层位于所述第一衬底的上表面；包括多个半导体压点的第二衬底和靠近所述半导体压点的第二电介质层，所述半导体压点和所述第二电介质层位于所述第二衬底的上表面；所述金属压点和所述半导体压点相互对齐并接触键合，所述第一电介质层和所述第二电介质层相互对齐并接触键合。3.—种芯片与芯片键合的结构，其特征在于，包括多个金属压点的第一衬底和靠近所述金属压点的第一电介质层，所述金属压点和所述第一电介质层位于所述第一衬底的上表面；包括多个半导体压点的第二衬底和靠近所述半导体压点的第二电介质层，所述半导体压点和所述第二电介质层位于所述第二...

【专利技术属性】
技术研发人员：王志玮，毛剑宏，张镭，唐德明，
申请(专利权)人：上海丽恒光微电子科技有限公司，
类型：实用新型
国别省市：