一种高效率、高耐压肖特基芯片制造技术

一种高效率、高耐压肖特基芯片，属于半导体器件制造技术领域。包括顶部金属层（1）、顶部金属层（1）下方的肖特基界面（5）、紧靠肖特基界面（5）下方的多晶硅（2）、多晶硅外周的第一沟槽（3）、下部的N型外延层N-EPI（6）和N型基片N+Substrate（7），其特征在于：在两相邻第一沟槽（3）之间增设第二沟槽（4），第一沟槽（3）的底部厚度大于边部厚度。与现有技术相比，具有提高肖特基芯片的通电效率，降低正向压降，并可以保持原有的反向电压要求降低导通正向电流时的压降VF等优点。

【技术实现步骤摘要】

一种高效率、高耐压肖特基芯片，属于半导体器件制造
具体涉及一种新型高效率肖特基二极管Schottky。
技术介绍
传统N通道肖特基芯片肖特基界面下方是多晶硅，多晶硅的外周挖沟槽，因为只有一种沟槽且沟槽氧化硅的厚度一致，如图2所示，在沟槽底部弯角的地方容易发生电力击穿，该种肖特基芯片反向耐压较低，肖特基界面通过电流面积小，通电效率低
技术实现思路
本专利技术要解决的技术问题是克服现有技术的不足，提供一种可以提高肖特基芯片的通电效率，降低正向压降，并提闻反向耐压的一种闻效率、闻耐压肖特基芯片。本专利技术解决其技术问题所采用的技术方案是该一种高效率、高耐压肖特基芯片，包括顶部金属层、顶部金属层下方的肖特基界面、紧靠肖特基界面下方的多晶硅、多晶硅外周的第一沟槽、下部的N型外延层N-EPI和N型基片N+Substrate,其特征在于在两相邻第一沟槽之间增设第二沟槽，第一沟槽的底部厚度大于边部厚度。所述的第二沟槽为多个，每两个第一沟槽之间设置一个。所述的第二沟槽的深度低于第一沟槽的深度。所述的第一沟槽的底部厚度是边部厚度的2-5倍。与现有技术相比，本专利技术的闻效率、闻耐压肖特基芯片的有益效果是 1、在现有肖特基芯片两个第一沟槽中间增加一个第二沟槽，在相等的肖特基芯片面积下肖特基界面得以增加，正向导通电流的能力加强，降低正向通电时的压降VF值，从而提升正向通电的效率15-30%。另第二沟槽的深度比第一沟槽浅，反向电压时第一沟槽的MOS空乏功能可以保护第二沟槽的肖特基界面，因而降低反向漏电流的损耗； 2、第一沟槽底部的氧化硅层较厚，比边部沟槽的氧化硅层加厚2-3倍，有效防止第一沟槽底部弯角的地方发生电力击穿，产品反向耐压可以提高15 — 30%。且可以保持原有的反向电压要求降低导通正向电流时的压降VF。附图说明图1是闻效率、闻耐压肖特基芯片结构不意图。图2是现有技术肖特基芯片结构不意图。其中1、顶部金属层2、多晶硅 3、第一沟槽 4、第二沟槽 5、肖特基界面6、N 型外延层 N-EPI 7、N 型基片 N+ Substrate。具体实施例方式下面结合附图1对本专利技术高效率、高耐压肖特基芯片做进一步描述。该一种高效率、高耐压肖特基芯片，由顶部金属层1、多晶硅2、第一沟槽3、第二沟槽4、肖特基界面5、N型外延层N-EPI 6和N型基片N+ Substrate 7组成。从下往上依次为N型基片N+Substrate 7、N型外延层N-EPI 6、第一沟槽3、多晶硅2、第二沟槽4、肖特基界面5和顶部金属层I。多晶硅2紧靠在肖特基界面5的下方、在多晶硅的两侧部和下部挖出第一沟槽3、在两相邻第一沟槽3之间挖出第二沟槽4，第一沟槽3的底部厚度大于边部厚度。所述的第二沟槽4为方形槽，多个，每两个第一沟槽3之间设置一个。所述的第二沟槽4的深度低于第一沟槽3的深度。所述的第一沟槽3的底部厚度是边部厚度的2-5倍。如底部沟槽厚度为边部沟槽厚度的2倍，产品反向耐压可以提高15% ； 底部沟槽厚度为边部沟槽厚度的3倍，产品反向耐压可以提高20% ； 底部沟槽厚度为边部沟槽厚度的5倍，产品反向耐压可以提高30%。在现有技术肖特基晶粒制作中，在多晶硅2外周挖的两第一沟槽3中间再挖一个第二沟槽4，第二沟槽4的表面形成额外的肖特基界面，也就是把肖特基界面的形状制成平面和沟槽相间隔的形状，因此在相等的肖特基芯片面积中肖特基界面5得以增加，正向导通电流的能力加强，降低正向通电时的压降VF值，从而提升正向通电的效率15-30%。另第二沟槽4的深度比第一沟槽3浅，反向电压时第一沟槽3的MOS空乏功能可以保护第二沟槽4的肖特基界面，因而降低反向漏电流的损耗。本闻效率、闻耐压肖特基芯片把肖特基芯片氧化娃层底部加厚，使电场在反向电压得到疏解，所以反向耐压可以提高15-30%。且可以保持原有的反向电压要求，但是提高N-EPI外延的掺杂浓度从而降低导通正向电流时的压降VF，从而提升正向导通的效率。解决了肖特基芯片第一沟槽3底部弯角地方容易击穿造成反向电压低的问题。以上所述，仅是本专利技术的较佳实施例而已，并非是对本专利技术作其它形式的限制，任何熟悉本专业的技术人员可能利用上述揭示的
技术实现思路
加以变更或改型为等同变化的等效实施例。但是凡是未脱离本专利技术技术方案内容，依据本专利技术的技术实质对以上实施例所作的任何简单修改、等同变化与改型，仍属于本专利技术技术方案的保护范围。本文档来自技高网...

【技术保护点】
一种高效率、高耐压肖特基芯片，包括顶部金属层（1）、顶部金属层（1）下方的肖特基界面（5）、紧靠肖特基界面（5）下方的多晶硅（2）、多晶硅外周的第一沟槽（3）、下部的N型外延层N?EPI（6）和N型基片N+Substrate（7），其特征在于：在两相邻第一沟槽（3）之间增设第二沟槽（4），第一沟槽（3）的底部厚度大于边部厚度。

【技术特征摘要】
1.一种高效率、高耐压肖特基芯片，包括顶部金属层(I)、顶部金属层(I)下方的肖特基界面(5)、紧靠肖特基界面(5)下方的多晶硅(2)、多晶硅外周的第一沟槽(3)、下部的N型外延层N-EPI (6)和N型基片N+Substrate (7)，其特征在于在两相邻第一沟槽(3)之间增设第二沟槽(4)，第一沟槽(3)的底部厚度大于边部厚度。2.根据权利要...

【专利技术属性】
技术研发人员：关仕汉，吕新立，
申请(专利权)人：淄博美林电子有限公司，
类型：发明
国别省市：