一种超结结构半导体晶片及其制备方法技术

本发明专利技术公开了一种具有超结结构的半导体晶片及其制备方法，可以实现相对更窄和理想的柱状P型半导体和N型半导体区域，从而可以对柱状P型半导体和N型半导体区域实现相对较高的杂质掺杂浓度，提高器件电参数特性和可靠性。

【技术实现步骤摘要】

本专利技术涉及到一种超结结沟半导体晶片，本专利技术还涉及一种超结结沟半导体晶片的制备方法。
技术介绍
能实现高耐压和低导通电阻的半导体晶片结构为呈现柱状的P型半导体和N型半导体区域交替并排设置的结构，柱状的P型半导体和N型半导体垂直于晶片表面。通过将P 型半导体和N型半导体的杂质浓度和宽度设定为希望值,在施加反向压降时能够实现高耐压。此种结构称作超结结构。已知的超结结构半导体晶片结构和制造方法如下第一种，淀积一定厚度的N型外延层，设置掩模版注入P型杂质，退火形成P型导电层。然后反复重复上述工艺流程，形成交替配置P型半导体和N型半导体区域。此种超结结构的半导体晶片制作工艺繁琐，需要7次左右的光刻注入退火工艺，并且PN结面呈现波形，影响晶片的反向耐压特性。第二种，通过在N型外延层中形成多个沟槽，进行P型杂质的倾斜离子注入退火 从而设置P型柱状半导体区域，然后在P型柱状半导体区域之间埋入绝缘介质，得到超结结构。此种超结结构的半导体晶片注入工艺控制难度较大，易在垂直方向上形成不均匀的P 型杂质浓度分布，从而影响到晶片耐压特性。，第三种，进行N型外延层形成，刻蚀形成沟槽，然后进行P型外延层形成，刻蚀形成沟槽，再进行N型外延层形成，刻蚀形成沟槽，最后在沟槽内填充绝缘介质。此种超结结构的半导体晶片的制作工艺需要较多次各向异性干法刻蚀工艺来控制柱状的P型半导体和N 型半导体区域分布，易影响柱状半导体结构形状，从而影响晶片耐压特性和可靠性。
技术实现思路
本专利技术针对上述问题提出，提供一种超结结沟半导体晶片及其制备方法。一种超结结构半导体晶片，其特征在于包括衬底层，一种导电类型半导体材料；多个第一半导体层，相互分离设置在衬底层之上，为第一种导电类型半导体材料；多个第二半导体层，相互分离设置在衬底层之上，且与第一半导体层交替隔离，为第一种导电类型半导体材料；多个第三半导体层，位于第一半导体层与第二半导体层之间，为第二种导电类型半导体材料；其中，在与半导体晶片表面垂直方向上设置有多个PN结。所述的超结结构半导体晶片的制备方法，其特征在于包括如下步骤在一种导电类型半导体材料衬底上形成第一种导电类型半导体材料外延层；在外延层中形成多个沟槽；在表面形成绝缘层；进行各向异性腐蚀；通过定向外延层生长形成第一种导电类型半导体材料外延层；腐蚀去除绝缘层；在表面形成第二种导电类型半导体材料外延层；对表面进行磨抛，磨抛的深度为在晶片表面露出第一种导电类型半导体材料外延层。本专利技术的具有超结结构的半导体晶片，柱状的P型半导体和N型半导体区域由外延层构成，可以实现柱状的P型半导体和N型半导体区域的杂质浓度在垂直方向上均匀分布，P型半导体和N型半导体区域通过一次各向异性干法刻蚀工艺形成，工艺上较容易控制 P型半导体和N型半导体区域的柱状结构，在PN结的结合面易形成能够垂直于半导体晶片结构，因此能够提供一种耗尽层均匀扩展的超结半导体晶片，提高了晶片反向耐压特性和器件的可靠性。本专利技术的具有超结结构的半导体晶片的制备方法，可以使用较少次光刻工艺和各向异性干法刻蚀工艺实现器件的生产制造，生产工艺更简单，产品结构更紧凑，减少器件的生产周期，降低了器件的生产成本。此种制备方法使得第二半导体层和第三半导体层的宽度不受光刻线宽的限制，实现相对较窄的柱状P型半导体和N型半导体区域，从而可以对柱状P型半导体和N型半导体区域实现相对较高的杂质掺杂浓度，降低器件正向导通时的电阻，提高器件正向导通的电流密度。附图说明图1为本专利技术的具有超结结构的半导体晶片的一种剖面示意图。图2为本专利技术一种实施方式工艺第一步的剖面示意图。图3为本专利技术一种实施方式工艺第二步的剖面示意图。图4为本专利技术一种实施方式工艺第三步的剖面示意图。 图5为本专利技术一种实施方式工艺第六步的剖面示意图。图6为本专利技术一种实施方式工艺第七步的剖面示意图。图7为本专利技术一种实施方式工艺第九步的剖面示意图。图8为本专利技术一种实施方式工艺第九步的剖面示意图。其中，1、衬底层；2、第一半导体层；3、第二半导体层；4、第三半导体层；5、氧化层。具体实施方式实施例图1为本专利技术的具有超结结构半导体晶片的一种剖面示意图，下面结合图1详细说明本专利技术的半导体装置。一种具有超结结构的半导体晶片，包括衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为lE20cm-3 ;第一半导体层2，位于衬底层I之上，为N传导类型的半导体硅材料，宽度为2 μ m,厚度为20 μ m,磷原子的掺杂浓度为lE16cm-3 ;第二半导体层3，位于第一半导体层2之间，为N传导类型的半导体娃材料,宽度为I μ m,厚度为20 μ m,磷原子的掺杂浓度为2E16cm-3 ;第三半导体层4,位于第一半导体层2和第二半导体层3之间，为P 传导类型的半导体硅材料，宽度为I μ m，厚度为20 μ m，磷原子的掺杂浓度为2E16cm-3。其制作工艺包括如下步骤第一步，在磷原子的掺杂浓度为lE20cm-3半导体硅材料衬底层I表面生长磷原子掺杂外延层，形成第一半导体层2，然后进行高温氧化，在外延层表面形成氧化层5，通过光刻腐蚀工艺去除表面部分氧化层5，如图2所示；第二步，通过各向异性干法刻蚀工艺，在第一半导体层2中形成多个沟槽，再次进行高温氧化，并去除表面部分氧化层，如图3所示；第三步，在表面淀积二氧化硅形成氧化层5，如图4所示；第四步，进行二氧化硅各向异性腐蚀，如图5所示；第五步，通过定向外延层生长形成磷原子的掺杂的第二半导体层3，进行第二半导体层3半导体硅材料反刻蚀，如图6所示；第六步，腐蚀去除氧化层5，进行高温氧化，腐蚀去除氧化层，如图7所示；第七步，生长硼原子掺杂的外延层，形成第三半导体层4，如图8所示；第八步，对表面进行磨抛，磨抛的深度为露出表面第一半导体层2和第二半导体层3，如图1所示；本专利技术的具有超结结构的半导 体晶片，柱状的P型半导体和N型半导体区域由外延层构成，可以实现柱状的P型半导体和N型半导体区域的杂质浓度在垂直方向上均匀分布，P型半导体和N型半导体区域通过一次各向异性干法刻蚀工艺形成，工艺上较容易控制 P型半导体和N型半导体区域的柱状结构，在PN结的结合面易形成能够垂直于半导体晶片结构，提高晶片反向耐压特性和器件的可靠性。本专利技术的制备方法使得第二半导体层和第三半导体层的宽度不受光刻线宽的限制，实现相对较窄的柱状P型半导体和N型半导体区域，从而可以对柱状P型半导体和N型半导体区域实现相对较高的杂质掺杂浓度，降低器件正向导通时的电阻，提高器件正向导通的电流密度。本专利技术的具有超结结构的半导体晶片的制备方法，可以使用较少次光刻工艺和各向异性干法刻蚀工艺实现器件的生产制造，生产工艺更简单，产品结构更紧凑，减少器件的生产周期，降低了器件的生产成本。通过上述实例阐述了本专利技术，同时也可以采用其它实例实现本专利技术，本专利技术不局限于上述具体实例，因此本专利技术由所附权利要求范围限定。本文档来自技高网...

【技术保护点】
一种超结结构半导体晶片，其特征在于：包括：衬底层，一种导电类型半导体材料；多个第一半导体层，相互分离设置在衬底层之上，为第一种导电类型半导体材料；多个第二半导体层，相互分离设置在衬底层之上，且与第一半导体层交替隔离，为第一种导电类型半导体材料；多个第三半导体层，位于第一半导体层与第二半导体层之间，为第二种导电类型半导体材料；其中，在与半导体晶片表面垂直方向上设置有多个PN结。

【技术特征摘要】
1.一种超结结构半导体晶片，其特征在于包括衬底层，一种导电类型半导体材料；多个第一半导体层，相互分离设置在衬底层之上，为第一种导电类型半导体材料；多个第二半导体层，相互分离设置在衬底层之上，且与第一半导体层交替隔离，为第一种导电类型半导体材料；多个第三半导体层，位于第一半导体层与第二半导体层之间，为第二种导电类型半导体材料；其中，在与半导体晶片表面垂直方向上设置有多个PN结。2.如权利要求1所述的半导体晶片，其特征在于所述的第三半导体层与第一半导体层和第二半导体层都接触。3.如权利要求1所述的半导体晶片，其特征在于所述的第一半导体层和第二半导体层可以相...

【专利技术属性】
技术研发人员：朱江，盛况，
申请(专利权)人：朱江，盛况，
类型：发明
国别省市：