一种高压半导体器件及其终端制造技术

本实用新型专利技术公开了一种高压半导体器件及其终端，该高压半导体器件终端包括：基底，所述基底包括本体层；场限环，位于所述基底表面内；所述场限环为三层掺杂区结构，其中，第一掺杂区位于本体层表面内，与第一掺杂区掺杂类型相反的第二掺杂区包围第一掺杂区，与所属第一掺杂区掺杂类型相同的第三掺杂区包围第二掺杂区，且第一掺杂区的掺杂浓度大于第二掺杂区的掺杂浓度，第三掺杂区的掺杂浓度介于第二掺杂区和本体层之间。本实用新型专利技术实施例的三层掺杂区构成的场限环，提高了高压半导体器件的耐压能力，同时降低了高压半导体器件的终端面积，节省了器件的制作成本。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术属于半导体器件领域，尤其涉及一种高压半导体器件及其终端。
技术介绍
现代高压半导体器件IGBT、VDM0S、功率二极管diode作为第三代电力电子产品，由于其工作频率高、开关速度快、控制效率高而在电力电子领域得到越来越广泛的应用，尤其在汽车电子、消费电子、开光电源盒工业控 制中得到广泛应用(例如继电器，节能灯电子镇流器，电机变频调速，高频加热，马达驱动，家用电器音响装置，开关稳压电源)。现代高压功率半导体器件的阻断能力是衡量发展水平的一个非常重要的标志，依据应用，击穿电压的范围可从25V到6500V，但是由于现代半导体工艺采用平面型终端结构，结深较浅，结边缘弯曲使得耐压降低、耐压稳定性差、器件的安全工作区较小，器件易破坏。因此，为了提高和稳定器件的耐压特性，除了体内各参数间的配合外，更重要的是对表面终止的PN结进行适当的处理，以改善器件边缘的电场分布，减弱表面电场集中，提高器件的耐压能力和稳定性。现有技术中多为通过改进器件边缘区域的终端结构来提高器件的耐压能力，对于电流垂直流向的高压半导体器件来说，如绝缘栅双极型晶体硅IGBT、垂直双扩散金属-氧化物半导体场效应晶体管VDM0S，功率二极管diode，常用的方式有两种，一是场限环终端技术(Field Limiting Rings Terminal Technology,简称FLR), 二是场板终端技术(FieldPlate Terminal Technology,简称FP),其中，场限环结构可有效抑制主结边缘曲率效应引起的电场集中，从而提高耐压，并且与低压集成电路工艺兼容，便于在功率集成电路和分立高压器件中推广，另外，放置在耗尽区边缘的场限环可以作为高压探测器，驱动SPIC中的保护电路，使SPIC更加灵敏。传统的场限环终端结构，如图1所示，包括本体层108，该本体层108的大部分区域为漂移区；场限环102，位于所述本体层表面内(此处以两级场限环为例)，所述场限环仅具有一个掺杂区，且掺杂类型与本体层相反；主结103，作为有源区和终端的过渡区，位于本体层表面内，电极106，连接在主结上，实现与主结的电性连接，且所述电极为栅电极或者发射极；集电极105，位于本体层108背面。当集电极105相对于电极106加正压并且所加电压不断加大时，耗尽区首先在主结103形成。合理选择主结103和第一个场限环102之间的距离，使得主结103发生雪崩击穿之前，主结103的耗尽区与第一个场限环102的耗尽区相连。依次类推，在第一个场限环102发生雪崩击穿之前，第一个场限环与第二个场限环的耗尽区相连，即在电压不断加大时，场限环102具有分压作用。但是，随着高压半导体器件技术的发展，对于高压半导体器件的耐压能力的要求越来越高，上述结构的场限环的耐压能力逐渐无法满足高压半导体器件高耐压的实际需求，且上述结构的场限环的终端面积较大，无法满足器件小型化的需求，且器件制作成本闻
技术实现思路
·有鉴于此，本技术提供一种高压半导体器件及其终端，既满足高压半导体器件的高耐压需求，又能降低终端面积，节省高压半导体器件的制作成本。为实现上述目的，本技术实施例提供了如下技术方案一种高压半导体器件终端，包括基底，所述基底包括本体层；场限环，位于所述基底表面内，所述场限环包括位于所述本体层表面内的第一掺杂区；位于所述本体层表面内且包覆所述第一掺杂区的第二掺杂区；位于所述本体层表面内且包覆所述第二掺杂区的第三掺杂区；其中，所述第一掺杂区和第二掺杂区的掺杂类型相同，第三掺杂区和第二掺杂区的掺杂类型相反，与所述本体层的掺杂类型相同，且所述第一掺杂区的掺杂浓度大于第二掺杂区的掺杂浓度，第三掺杂区的掺杂浓度介于第二掺杂区和本体层之间。优选的，所述第一掺杂区的掺杂剂量范围为lel4cnT2i"5el6cnT2,结深范围为5 μ m 15 μ m。优选的，所述第二掺杂区的掺杂剂量为第一掺杂区掺杂剂量的l/10(Tl/10，具体范围为lel2cm_2飞el6cm_2，结深范围比第一掺杂区的结深大2 μ πΓ5 μ m。优选的，所述第三掺杂区的掺杂浓度为本体层掺杂浓度的5 50倍，具体范围为lel2cm_2 lel4cm_2，结深范围比第二掺杂区的结深大2μπΓ 0μπι;优选的，该高压半导体器件终端还包括位于所述高压半导体器件边缘的截止环，所述场限环位于所述高压半导体器件的主结和所述截止环之间。优选的，所述场限环的数量至少为两个。优选的，所述场限环至少为两个时，所述第三掺杂区两两相互独立。优选的，所述场限环至少为两个时，所述第三掺杂区两两之间存在交叠的部分。优选的，所述场限环至少为两个时，多个场限环共用一个第三掺杂区。优选的，所述场限环至少为两个时，场截止环和多个场限环共用一个第三掺杂区。优选的，所述场限环上面覆盖有场板结构。一种高压半导体器件，包括主结和高压半导体器件终端，所述高压半导体器件终端位于该器件的边缘区域。优选的，所述器件为IGBT器件、VDMOS器件、功率二极管。与现有技术相比，上述技术方案具有以下优点本技术实施例提供的高压半导体器件终端将仅具有一个掺杂区的场限环改为包括三层掺杂区的场限环，其中，第一掺杂区与第二掺杂区掺杂类型相同，且第一掺杂区浓度大于第二掺杂区，那么在终端承受耐压时，耗尽区在场限环和本体层形成的PN结两侧开始形成，此时电场在浓度较高的第一掺杂区迅速降为零，可以在承受高耐压的时候，防止第二掺杂区发生穿通造成器件耐压的失效。而第二掺杂区由于其掺杂浓度较低，载流子密度小，电阻高，可以承受一定的耐压，那么在本体层承压能力保持不变的情况下，第二掺杂区就具有进一步提闻终端整体耐压的能力。并且，根据上述原理，当终端承受相同的耐压时，第二掺杂区的掺杂浓度越低，所需要的第二掺杂区的面积就越小，即第二掺杂区还有降低终端面积的作用，一般情况下，本体层的全部区域或大部分区域为漂移区，且终端的宽度与漂移区的掺杂浓度的平方根倒数成正比，即JFoc也就是说漂移区的掺杂浓度越大终端的面积越小，但器件的耐压又限制漂移区的掺杂浓度不能太大。这时，第三掺杂区位于第二掺杂区和漂移区之间，且其掺杂浓度大于漂移区的掺杂浓度，第三掺杂区相当于部分漂移区，又因为其掺杂浓度较大，那么根据公式,《 (^r1，第三掺杂区与漂移区整体的宽度就会在一定程度上减小，且又因为第三掺杂区对于漂移区来说很小，不会影响漂移区的耐压，即第三掺杂区可以在保证耐压的同时降低终端面积，满足器件小型化的需求，且节省了高压半导体器件的制作成本。附图说明通过附图所示，本技术的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本技术的主旨。图1是传统的场限环终端结构；图2是传统的场限环终端结构电场分布示意图；图3是本技术实施例一公开的高压半导体终端的剖面图；图4-1是本技术提供的场限环终端部分结构电场分布示意图；图4-2是本技术提供的场限环终端整体结构电场分布示意图；图5是本技术实施例二公开的高压半导体终端的剖面图；图6本技术实施例三公开的一个高压半导体终端的剖面图；图7本技术实施例三公开的另一个高压半导体终端的剖面图；图本文档来自技高网...

【技术保护点】
一种高压半导体器件终端，其特征在于，包括：基底，所述基底包括本体层；场限环，位于所述基底表面内，所述场限环包括：位于所述本体层表面内的第一掺杂区；位于所述本体层表面内且包覆所述第一掺杂区的第二掺杂区；位于所述本体层表面内且包覆所述第二掺杂区的第三掺杂区；其中，所述第一掺杂区和第二掺杂区的掺杂类型相同，第三掺杂区和第二掺杂区的掺杂类型相反，与所述本体层的掺杂类型相同，且所述第一掺杂区的掺杂浓度大于第二掺杂区的掺杂浓度，第三掺杂区的掺杂浓度介于第二掺杂区和本体层之间。

【技术特征摘要】

【专利技术属性】
技术研发人员：褚为利，朱阳军，田晓丽，胡爱斌，
申请(专利权)人：中国科学院微电子研究所，江苏中科君芯科技有限公司，江苏物联网研究发展中心，
类型：实用新型
国别省市：