半导体器件及其制造方法技术

本申请公开了一种半导体器件及其制造方法。该半导体器件包括：半导体层；对所述半导体层构图形成的鳍片；以及跨于所述鳍片上的栅堆叠，其中，所述鳍片在底部包括掺杂的阻挡区。根据本发明专利技术的实施例，通过所述阻挡区，可以有利地防止鳍片底部的漏电流。

【技术实现步骤摘要】

本专利技术涉及半导体器件领域，更具体地，涉及一种能够减小鳍片底部漏电流的。
技术介绍
鳍式场效应晶体管(FinFET)由于对短沟道效应的良好控制而倍受关注。图1中示出了示例FinFET的透视图。如图1所示,该FinFET包括体Si衬底100 ;在体Si衬底 100上形成的鳍片101 ;跨于鳍片101上的栅堆叠102，栅堆叠102例如包括栅介质层和栅电极层(未示出)；以及隔离层(如SiO2) 103。在该FinFET中，在栅电极的控制下，在鳍片 101中具体地在鳍片101的三个侧面(图中左、右侧面以及顶面)中产生导电沟道。也即， 鳍片101位于栅电极之下的部分充当沟道区，源、漏区则分别位于沟道区两侧。·在图1的示例中，FinFET形成于体半导体衬底上，但是FinFET也可以形成于其他形式的衬底如绝缘体上半导体(SOI)衬底上。另外，图1所示的FinFET由于在鳍片101的三个侧面上均能产生沟道，从而也称作3栅FET。例如，通过在鳍片101的顶壁与栅堆叠102 之间设置隔离层(例如氮化物等)来形成2栅FET，此时鳍片101的顶面没有受到栅电极的控制从而不会产生沟道。但是，如图1中所示，本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体层；对所述半导体层构图形成的鳍片；以及跨于所述鳍片上的栅堆叠，其中，所述鳍片在底部包括掺杂的阻挡区。

【技术特征摘要】

【专利技术属性】
技术研发人员：朱慧珑，骆志炯，尹海洲，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：