一种沟槽型半导体功率器件及其终端保护结构制造技术

本实用新型专利技术公开了一种可降低制造成本、并可提高反向击穿电压的半导体功率器件，包括半导体基板，其中心区由并联的单胞构成有源区，有源区的外围设置有终端保护区，终端保护区包括至少一个分压环和至少一个截止环，截止环位于分压环的外围；终端保护区内设置有第一沟槽，第一沟槽形成终端保护区的分压环；所述第一沟槽内壁生长有绝缘栅氧化层，沟槽内的两侧分别设置有第一多晶硅场板和第二多晶硅场板，第一多晶硅场板与第二多晶硅场板通过绝缘介质层相隔离；第一沟槽两侧及底部设置有第二导电类型层。本实用新型专利技术在降低半导体功率器件制造成本的同时，还大大提高了半导体功率器件的耐压能力和可靠性。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种沟槽型半导体功率器件和其中的终端保护结构。
技术介绍
随着功率MOS器件工艺和设计的不断成熟，国内外功率MOS器件的竞争也越来越激烈，降低器件的成本、提高器件的性能及可靠性也越来越迫切。在不影响器件性能的前提下，减少器件制造工艺中的光刻次数和缩小芯片的尺是降低器件成本的两个重要手段。在功率MOS器件的发展过程中，为了降低成本，通常采用专利号为ZL200710302461. 4的中国专利技术专利公开的一种基于四次光刻技术的沟槽型MOS器件制造 工艺来量产沟槽型MOS器件。经该工艺制造的沟槽型功率MOS器件的结构为在沟槽型MOS器件的俯视平面上，包含中心区的有源区和外围的终端保护结构，该终端保护结构由沟槽型的保护环(或称分压环)及一个沟槽型的截止环组成；所述保护环的沟槽位于轻掺杂的第二导电类型层，深度深入第二导电类型层下方的第一导电类型层。从实际仿真结果来看，由于其保护环为单纯的沟槽结构且沟槽深度深入第二导电类型层下方的第一导电类型层，这种结构的器件在反向耐压时，内圈第一个保护环承受了近80%的电压降，此时，在内圈第一个保护环靠近有源区的侧壁旁会形成窄的耗尽层，近80 %的电势线集中在所述耗尽层内，在所述耗尽层内形成强电场区域；从实际仿真结果可知，上述单个保护环沟槽结构能承受的耐压值为30V 40V，当器件反向偏压在55V时，内圈第一个保护环沟槽承受了近44V的电压降，超过了其承受能力，造成器件在内圈第一个保护环沟槽处提前击穿，器件耐压被限制在55V左右。此外，由实际仿真可知，由于上述MOS器件只采用一个沟槽型截止环，其截止能力弱，在反向电压较高时，MOS器件会在截止环处产生大量漏电流，造成器件可靠性降低，甚至造成MOS器件功能性失效。综上所述，现有的四次光刻技术仅限于击穿电压在55V以下的沟槽型MOS器件产品，高电压、大功率的沟槽型MOS器件产品依然采用六次光刻甚至八层光刻的制造技术，中国专利技术专利ZL 201010003953. 5中详细描述了一种采用六次光刻技术制造沟槽型MOS器件的方法，其步骤包括I)、场氧化层生长；2)、有源区刻蚀(光刻层次I)；3)、保护环区域刻蚀、离子注入，热处理形成终端保护结构(光刻层次2)；4)、硬掩膜生长及选择性刻蚀，定义沟槽刻蚀的区域(光刻层次3)；5)、利用硬掩膜选择性地进行沟槽刻蚀；6)、生长栅氧化层，淀积导电多晶硅；7)、刻蚀导电多晶硅；8)、注入第二类型杂质离子，热处理形成第二类型阱层；9)、光刻形成第一类型杂质离子注入区域，注入第一类型杂质离子，热处理形成第一类型注入区(光刻层次4)；10)、淀积绝缘介质层；11)、光刻定义引出孔区，刻蚀形成引出孔(光刻层次5)；12)、淀积金属层,光刻形成金属电极(光刻层次6)。与四次光刻制造技术相比，六次光刻制造技术的制造周期长，增加了沟槽型MOS器件的制造成本，降低了 MOS器件的市场竞争力。
技术实现思路
本技术所要解决的技术问题是提供一种可以降低制造成本、并可提高反向击穿电压的沟槽型半导体功率器件终端保护结构。为解决上述技术问题，本技术采用的技术方案为一种沟槽型半导体功率器 件终端保护结构，包括半导体基板，半导体基板包括第一导电类型衬底及设置在第一导电类型衬底上的第一导电类型外延层，第一导电类型外延层的表面为第一主面，第一导电类型衬底的表面为第二主面；第一主面上设置有位于中心区域的有源区、以及位于有源区外围的终端保护区，所述的第一主面上覆盖有绝缘介质层，终端保护区内设置有至少一个分压环和位于分压环外围的至少一个截止环；所述的分压环包括设置在所述终端保护区内的环状的第一沟槽，第一沟槽的内壁生长有绝缘栅氧化层，第一沟槽沿其两侧内壁分别设置有环状的第一多晶硅场板和第二多晶娃场板，第一多晶娃场板与第二多晶娃场板之间设置有绝缘介质层，第一多晶娃场板与第二多晶硅场板通过绝缘介质层隔离，第一导电类型外延层在第一沟槽的两侧以及下方设置有与第一沟槽的外壁相接触的第二导电类型层；所述的截止环包括所述的第一主面在终端保护区内设置有环状的第二沟槽，第二沟槽深入到第一导电类型外延层内，第二沟槽的内壁生长有绝缘栅氧化层，第二沟槽内设置有导电多晶硅，第二沟槽的两侧分别设置有第二导电类型层。所述第二沟槽外侧的第二导电类型层顶部注入有第一导电类型注入层，所述第二沟槽内的导电多晶硅、第二沟槽外侧的第一导电类型注入层以及第二导电类型层通过截止环金属板连接成等电位。所述覆盖在第一主面的绝缘介质层上对着第二沟槽及其外侧沿着第二沟槽分别开设有若干个第一引出孔和若干个第二引出孔，且第二引出孔伸入第二导电类型层，所述截止环金属板的底部一一对应设置有与第一引出孔和第二引出孔相配合的插脚，插脚分别插入相应的第一引出孔和第二引出孔中。所述截止环金属板的设置方式为所述覆盖在第一主面的绝缘介质层上对着第二沟槽及其外侧沿着第二沟槽分别开设有第一引出槽和第二引出槽，且第二引出槽伸入第二导电类型层，所述截止环金属板的底部上设置有两个分别与第一引出槽和第二引出槽相配合的插脚，两个插脚分别插入第一引出槽和第二引出槽中。本技术提供了一种包括本技术所述的沟槽型半导体功率器件终端保护结构的沟槽型半导体功率器件，其半导体基板的第二主面上设置有漏极；其半导体基板第一主面的有源区内设置有若干个相互贯通的单胞沟槽，单胞沟槽内设置有导电多晶硅、并联成整体；第一导电类型外延层的上部设置有第二导电类型层，位于有源区的第二导电类型层的上部设置有与单胞沟槽外壁接触的第一导电类型注入层；单胞沟槽的两侧设置有源极引出槽或若干个源极引出孔；所述有源区内覆盖有源极金属板，源极金属板从绝缘介质层表面通过源极引出槽或若干个源极引出孔伸入到第二导电类型层；所述源极金属板形成所述半导体功率器件的源极；所述的有源区与终端保护区之间设置有与单胞沟槽相连通的第三沟槽，第三沟槽的内壁生长有绝缘氧化层，第三沟槽内设置有 与单胞沟槽内的导电多晶硅相连接的导电多晶硅，第三沟槽的顶部设置有栅极金属板，栅极金属板从绝缘介质层表面伸入第三沟槽内，与第三沟槽内的导电多晶硅相连接，形成所述半导体功率器件的栅极。本技术中还公开了一种用于制造本技术所述的沟槽型半导体功率器件的制造方法，其步骤为a)提供权利要求3所述的半导体基板；b)在第一主面上淀积硬掩膜层，光刻出硬掩膜刻蚀区域，并刻蚀硬掩膜层，形成用于沟槽刻蚀的硬掩膜；c)刻蚀第一主面，形成单胞沟槽、第一沟槽、第二沟槽和第三沟槽；d)在所述的单胞沟槽、第一沟槽、第二沟槽和第三沟槽内壁上生长绝缘氧化层；e)去除所述半导体基板第一主面上的硬掩膜层以及单胞沟槽、第一沟槽、第二沟槽和第三沟槽各自内壁的绝缘氧化层；f)在单胞沟槽、第一沟槽、第二沟槽和第三沟槽各自内壁上生长绝缘栅氧化层；g)在第一主面上、单胞沟槽、第一沟槽、第二沟槽和第三沟槽内同时淀积导电多晶硅；h)刻蚀导电多晶硅；去除第一主面上的导电多晶硅，在第一沟槽内形成第一多晶娃场板和第二多晶娃场板；i)在第一主面上及第一沟槽内注入第二导电类型杂质离子，通过热处理形成第二导电类型层，该第二导电类型层位于第一导电类型外延层的上部及第一沟槽底的下侧；j)在第一主面的相应位置光刻出第一导电类型杂质的注入区域本文档来自技高网...

【技术保护点】
一种沟槽型半导体功率器件终端保护结构，包括：半导体基板，半导体基板包括第一导电类型衬底及设置在第一导电类型衬底上的第一导电类型外延层，第一导电类型外延层的表面为第一主面，第一导电类型衬底的表面为第二主面；第一主面上设置有位于中心区域的有源区、以及位于有源区外围的终端保护区，所述的第一主面上覆盖有绝缘介质层，终端保护区内设置有至少一个分压环和位于分压环外围的至少一个截止环；其特征在于：所述的分压环包括：设置在所述终端保护区内的环状的第一沟槽，第一沟槽的内壁生长有绝缘栅氧化层，第一沟槽沿其两侧内壁分别设置有环状的第一多晶硅场板和第二多晶硅场板，第一多晶硅场板与第二多晶硅场板之间设置有绝缘介质层，第一多晶硅场板与第二多晶硅场板通过绝缘介质层隔离，第一导电类型外延层在第一沟槽的两侧以及下方设置有与第一沟槽的外壁相接触的第二导电类型层；所述的截止环包括：所述的第一主面在终端保护区内设置有环状的第二沟槽，第二沟槽深入到第一导电类型外延层内，第二沟槽的内壁生长有绝缘栅氧化层，第二沟槽内设置有导电多晶硅，第二沟槽的两侧分别设置有第二导电类型层。

【技术特征摘要】

【专利技术属性】
技术研发人员：丁磊，侯宏伟，
申请(专利权)人：张家港凯思半导体有限公司，
类型：实用新型
国别省市：