闸流管随机存取存储器装置及方法制造方法及图纸

本发明专利技术展示存储器装置及制作存储器装置的方法。所展示的方法及配置提供经折叠及垂直存储器装置以实现增加的存储器密度。所提供的方法减少对例如深掺杂剂植入的制造方法的需要。

【技术实现步骤摘要】
【国外来华专利技术】优先权串请本专利申请案主张2010年6月29日提出申请的第12/826，323号美国申请案的优先权权益，所述美国申请案以引用的方式并入本文中。
技术介绍
闸流管随机存取存储器(TRAM)提供不需要存储电容器来存储存储器状态的存储器结构。然而，装置配置至今使用相当大量的表面积。需要装置配置的改善以进一步改善存储器密度。另外，期望使用可靠且有效的制造方法来形成装置。附图说明图1展示根据本专利技术的实施例的实例性方法的流程图。图2A展示根据本专利技术的实施例的半导体存储器装置。图2B展示根据本专利技术的实施例的若干个半导体存储器装置。图3A展示根据本专利技术的实施例的存储器装置的示意性配置。图3B展示根据本专利技术的实施例的存储器装置的另一示意性配置。 图3C展示根据本专利技术的实施例的存储器装置的另一示意性配置。图4展示根据本专利技术的实施例的半导体存储器装置。图5A展示根据本专利技术的实施例的形成存储器装置中的制造阶段。图5B展示根据本专利技术的实施例的形成存储器装置中的另一制造阶段。图5C展示根据本专利技术的实施例的形成存储器装置的另一制造阶段。图6展示根据本专利技术的实施例的形成存储器装置中的制造阶段。图7展示根据本专利技术的实施例的半导体存储器装置的实例性控制线配置。图8展示根据本专利技术的实施例的半导体存储器装置的另一实例性配置。图9展示根据本专利技术的实施例的半导体存储器装置的另一实例性配置。图10展示根据本专利技术的实施例的半导体存储器装置的另一实例性配置。图11展示根据本专利技术的实施例的半导体存储器装置的另一实例性配置。具体实施方式在本专利技术的以下详细描述中，参考形成本专利技术的一部分且其中以图解说明方式展示可实践本专利技术的特定实施例的附图。足够详细地描述这些实施例以使所属领域的技术人员能够实践本专利技术。可利用其它实施例且可做出化学、结构、逻辑、电改变等。在以下描述中所使用的术语“晶片”及“衬底”包括具有借助其形成装置或集成电路(IC)结构的经暴露表面的任何结构。术语“衬底”应理解为包括半导体晶片。术语“衬底”还用于指代在处理期间的半导体结构且可包括已制作于其上的例如绝缘体上硅(SOI) 等其它层。晶片及衬底两者均包括经掺杂及未经掺杂的半导体、由基底半导体或绝缘体支撑的外延半导体层以及所属领域的技术人员众所周知的其它半导体结构。术语“导体”应理解为包括半导体，且术语“绝缘体”或“电介质”经界定为包括导电性低于称作导体的材料的任何材料。本申请案中所使用的术语“水平”经界定为平行于晶片或衬底的常规平面或表面的平面，而不管所述晶片或衬底的定向如何。术语“垂直”指代垂直于如上文所界定的水平的方向。关于常规平面或表面在晶片或衬底的顶表面上而界定例如“在.· ·上”、“侧”(如在“侧壁”中)、“高于”、“低于”、“在.· ·上方”及“在.· ·下方”的介词，而不管所述晶片或衬底的定向如何。因此，以下详细描述不应视为具有限制意义，且本专利技术的范围仅由所附权利要求书连同授予此权利要求书的等效内容的全部范围加以界定。期望提供可按对高存储器密度的增加的需求缩放的存储器单元。还期望此些方法生产高效且成本低廉。图1展示根据本专利技术的实施例的形成存储器单元的实例性方法。在后续各图中展示且在下文更详细地描述使用此方法及其它方法形成的特定单元配置。在操作10中，在第一类型半导体部分中形成沟道以形成“U”形部分。在操作20中，在所述沟道内形成电介质材料，且在操作30中，在所述电介质材料上方形成控制线。在操作30中，将第二类型半导体植入到所述“U”形部分的顶部部分中以形成一对经植入区。操作50叙述在所述经植入区中的一者上方形成上部第一类型半导体部分。根据本专利技术的实施例的植入并不需要深植入。植入操作进入到衬底中越深，则对结晶半导体晶格造成损坏的机会越大。因此，较深植入区可不像具有较少晶格损坏的浅植入区那样有效地操作。浅植入通常还更易于产生。在一个实例中，第一类型掺杂剂为P且第二类型掺杂剂为N。其它配置包括第一类型掺杂剂为N型且第二类型掺杂剂为P型。在一个实例中，形成为“U”形部分的第一类型半导体部分为P型半导体。在一个实例中，P型半导体为绝缘体上硅衬底的顶部部分。在一个实例中，第一类型半导体部分为天然掺杂部分。当使用衬底的天然P掺杂部分时，可获得未损坏的结晶晶格，此可提供比经植入半导体部分更好的性能。本专利技术 中所描述的方法用于在无深植入步骤的情况下形成装置。这些装置更易于形成，且由于来自深掺杂剂植入的较低量的晶格损坏而更可靠。图2A展示根据本专利技术的实施例的实例性存储器装置100。装置100包括闸流管存储器装置。与其它存储器装置相比，闸流管装置具有小的物理大小。本文中所描述的闸流管装置的实施例并不需要存储电容器来存储存储器状态，此允许极小个别存储器单元尺寸。此允许存储器阵列中的较高存储器密度。图2A中的闸流管配置包括串联耦合的第一 P-N结130、第二 P-N结132及第三P-N 结134。展示控制线116在所述P-N结中的两者之间。在操作中，当由控制线116激活时， 信号从第一传输线122行进穿过所述系列的P-N结且向外行进到第二传输线126。在一个实例中，在P型半导体部分中形成沟道以形成“U”形半导体部分110。将N 型掺杂剂植入到“U”形部分110的顶部部分的经暴露表面中以形成第一 N区112及第二 N 区114。在一个实例中，第一 N区112经轻掺杂且第二 N区114经重掺杂(N+)。由于第一 N 区112及第二 N区114两者均形成于P型半导体部分110的表面上，因此在后续沉积过程之前无需深植入操作。展示电介质材料118将控制线116与“U”形P型半导体部分110分离。通过将控制线116放置于“U”形P型半导体部分110的沟道内，有大的表面积邻近于控制线116。相比于其中控制线仅邻近于半导体区的一个侧表面的配置，此提供对“U”形P型半导体部分 110的激活的增加的控制。接着在第一 N区112上方形成上部第一类型半导体部分121。在所展示的实例中， 上部第一类型半导体部分121包括植入于第一 N区112中的轻掺杂P型区。此制造方法允许对上部第一类型半导体部分121进行表面植入，且相比于深植入减小了对晶格的损坏。在一个实例中，在上部第一类型半导体部分121上方形成重掺杂P+部分120。在一个实例中，重掺杂P+部分120包括P+多晶硅的物理沉积。展示第一传输线122形成于第二 N区114上方且展示第二传输线126形成于重掺杂P+部分120上方。在一个实例中， 第一传输线122及第二传输线126彼此大致正交且形成行及列存储器布局，如在后续实例中更详细地展示。图2B展示存储器阵列200的一部分中的来自图2A的多个存储器装置100。图2B 展示为衬底的一部分的基底氧化物材料102。在图2B的实例中，图案化并蚀刻SOI衬底的半导体材料，从而留下用于形成“U”形P型半导体部分110以及第一 N区112及第二 N区 114的半导体材料。展示电介质部分104形成于由所述SOI衬底形成的半导体结构周围。在图2B的实例中，第一传输线122包括使用氮化物帽124电隔离的金属导体123。 图2B还图解说明经配置为连续结构的重掺杂P+部分120，所述连续结构沿第二传输线126 的长度接触传输线126。在一个实本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.06.29 US 12/826,3231.一种方法，其包含 在第一类型半导体部分中形成沟道以形成“U”形部分； 在所述沟道内形成电介质材料； 在所述电介质材料上方形成控制线； 将第二类型掺杂剂植入到所述“U”形部分的两个顶部部分中以形成一对经植入区；及 在所述经植入区中的一者上方形成上部第一类型半导体部分。2.根据权利要求1所述的方法，其中所述第一类型半导体部分为P掺杂的，且所述第二类型掺杂剂为N型掺杂剂。3.根据权利要求2所述的方法，其中将第二类型掺杂剂植入到所述“U”形部分的两个顶部部分中包括重掺杂(N+)到所述“U”形部分的至少一个顶部部分中。4.根据权利要求3所述的方法，其中在所述经植入区中的一者上方形成上部第一类型半导体部分包括在所述经植入区中的一者上方形成重掺杂(P+)部分。5.根据权利要求1所述的方法，其进一步包括形成耦合到所述对经植入区中的另一者的第一传输线。6.根据权利要求4所述的方法，其进一步包括形成耦合到所述上部第一类型半导体部分的第二传输线。7.根据权利要求6所述的方法，其中大致正交地形成所述第一及第二传输线。8.根据权利要求6所述的方法，其中形成第二传输线包括形成第一类型半导体材料并在所述第一类型半导体材料上方形成金属帽材料。9.根据权利要求8所述的方法，其中形成所述第一类型半导体材料包括形成重掺杂(P+)材料。10.一种方法，其包含 在第一类型半导体部分下面形成通过电介质材料与其分离的导体区； 在所述第一类型半导体部分中形成沟道以形成“U”形部分； 在所述沟道内形成电介质材料； 在所述电介质材料上方形成控制线； 将第二类型掺杂剂植入到所述“U”形部分的两个顶部部分中以形成一对经植入区；及 在所述经植入区中的一者上方形成上部第一类型半导体部分。11.根据权利要求10所述的方法，其中形成导体区包括形成金属区。12.根据权利要求10所述的方法，其中在所述第一类型半导体部分下面形成通过电介质材料与其分离的所述导体区包括 在第一类型半导体衬底上方形成电介质材料； 在所述电介质材料上方形成导体区；及 将所述导体区翻转并接合到第二衬底。13.根据权利要求12所述的方法，其中在所述第一类型半导体部分下面形成所述导体区进一步包括使用经植入标记来薄化所述经翻转第一类型半导体衬底。14.根据权利要求12所述的方法，其中将所述导体区翻转并接合到第二衬底包括将所述导体区翻转并接合到硅衬底的经氧化表面材料。15.根据权利要求12所述的方法，其中将所述导体区翻转并接合到第二衬底包括在所述导体区上方形成非晶硅材料，且将所述非晶硅材料翻转并接合到硅衬底的经氧化表面材料。16.—种方法,其包含 在第一衬底上形成两个垂直耦合的P-N结； 在所述两个垂直耦合的P-N结上方形成导体区； 翻转所述第一衬底，并将所述导体区接合到第二衬底的电介质材料； 在所述第一衬底的一部分的背侧上形成第三垂直耦合的P-N结； 在所述垂直耦合的P-N结中的两者之间形成控制线； 由所述导体区的一部分形成掩埋式传输线；及 在所述第三垂直耦合的P-N结的顶部上形成第二传输线。17.根据权利要求16所述的方法，其中在第一衬底上形成两个垂直...

【专利技术属性】
技术研发人员：山·D·唐，约翰·K·查胡瑞，迈克尔·P·瓦奥莱特，
申请(专利权)人：美光科技公司，
类型：
国别省市：