孔洞在先的硬掩模限定制造技术

本发明专利技术提供了一种半导体器件及制造方法，诸如，MTJ器件及制造MTJ器件的方法。该MTJ器件可以包括底部电极、MTJ堆叠件以及顶部电极，其中，使用孔洞填充技术形成该顶部电极。该顶部电极可以具有倾斜的侧壁。可以通过沉积对应的MTJ层来形成该MTJ堆叠件。可以在MTJ层上方形成并且图案化经过图案化的掩模，从而形成限定出顶部电极的开口。利用导电材料填充该开口，从而形成顶部电极。然后，将该顶部电极用作掩模来图案化MTJ层，从而形成MTJ堆叠件。本发明专利技术还提供了一种孔洞在先的硬掩模限定。

【技术实现步骤摘要】

本专利技术涉及半导体领域，更具体地，本专利技术涉及一种孔洞在先的硬掩模限定。
技术介绍
半导体存储装置被使用在用于包括收音机、电视、移动电话以及个人计算装置的电子应用方式的集成电路中。普遍公知的存储装置包括电荷存储装置，诸如，动态随机存储器(DRAM)和闪存。近来，存储装置的发展涉及到了将半导体技术与电磁材料结合的自旋电子器件。使用电子的自旋极化，而不再使用电子电荷来表示状态“ I ”或“ O ”。一种这类的自旋电子器件是自旋力矩转移(STT)磁隧道结(MTJ)器件。 通常，MTJ器件包括自由层、固定层以及插入到自由层和固定层之间的隧道层。可以通过施加电流穿过隧道层使自由层的磁化方向反向变化，该电流导致自由层内部的注入的极化电子在自由层的磁化上施加自旋力矩。固定层具有固定的磁化方向。当电流在从自由层到固定层的方向上流动时，电子在相反的方向上流动，即，从固定层流向自由层。在经过固定层之后，电子被极化朝向与固定层的磁化方向相同的方向流经隧道层，并且随后流入到自由层中并且在其中聚积。实际上，自由层的磁化与固定层的磁化平行，并且MTJ器件将处在低电阻状态下。由电流导致的电流注入被称为主要注入(major injection)。当施加从固定层流向自由层的电流时，电子在从自由层到固定层的方向上流动。极化与固定层的磁化方向相同的电子能够穿过隧道层流入固定层。相反地，极化不同于固定层的磁化的电子将受到固定层的反射(阻挡)，并且将积聚在自由层中。最后，自由层的磁化变得与固定层的磁化反向平行，并且MTJ器件将处在高电阻状态下。由电流导致的相应的电子注入被称作次要注入(minor injection)。
技术实现思路
为了解决现有技术中所存在的问题，根据本专利技术的一个方面，提供了一种形成集成电路的方法，所述方法包括提供衬底，所述衬底具有形成在其上的底部电极层和磁隧道结(MTJ)堆叠层；形成覆盖着所述MTJ堆叠层的掩模层；在所述掩模层中形成开口，以暴露出所述MTJ堆叠层的一部分；在所述开口中形成顶部电极；以及使用所述顶部电极作为掩模来图案化所述MTJ堆叠层，从而形成MTJ堆叠件。在该方法中，进一步包括在图案化所述MTJ堆叠层之前去除所述掩模层。在该方法中，形成所述顶部电极包括沉积导电材料，所述导电材料在所述掩模层的表面上方延伸。在该方法中，进一步包括平坦化所述掩模层的表面和所述导电材料，所述平坦化从所述掩模层的表面去除了所述导电材料。在该方法中，所述开口具有倾斜的侧壁。在该方法中，相对于所述衬底的主表面的法线，所述倾斜的侧壁具有大约0°至大约10°的角度。在该方法中，形成所述掩模层包括在金属化层上方形成所述掩模层。在该方法中，所述衬底包括所述底部电极下面的氮化硅层以及所述氮化硅层下面的碳化硅层。根据本专利技术的另一方面，提供了一种形成集成电路的方法，所述方法包括提供衬底，所述衬底具有形成在其上的底部电极层和多个磁隧道结(MTJ)层；在所述多个MTJ层上方形成薄顶部电极膜；在所述薄顶部电极膜上方形成掩模层；在所述掩模层中形成多个开口 ；形成多个顶部电极，所述多个顶部电极中的每一个都被设置在所述多个开口中的相应的开口中；去除所述掩模层；以及使用所述多个顶部电极作为掩模来图案化所述多个MTJ层，从而形成MTJ堆叠件。 在该方法中，形成所述多个顶部电极包括沉积导电材料，所述导电材料在所述掩模层的表面上方延伸。在该方法中，进一步包括平坦化所述掩模层的表面和所述导电材料，所述平坦化从所述掩模层的表面上去除了所述导电材料。在该方法中，所述多个开口都具有倾斜的侧壁。在该方法中，相对于所述衬底的主表面的法线，所述倾斜的侧壁具有大约0°至大约10°的角度。根据本专利技术的又一方面，提供了一种器件，包括衬底，具有形成在其上的底部电极和磁隧道结(MTJ)堆叠件；以及顶部电极，位于所述MTJ堆叠件上方，所述顶部电极的邻近所述MTJ堆叠件的部分比所述顶部电极的顶部窄。在该器件中，所述顶部电极包含钽。 在该器件中，所述底部电极包含钽。在该器件中，进一步包括一个或多个绝缘层，位于所述底部电极下面。在该器件中，所述一个或多个绝缘层包括SiN层。在该器件中，所述一个或多个绝缘层包括SiC层。在该器件中，所述MTJ堆叠件包括固定层、隧道层、以及自由层。附图说明为了更全面地理解实施例及其优势，现将结合附图所进行的描述作为参考，其中图I-图6示出了根据实施例的形成磁隧道结(MTJ)单元的中间阶段；图7a和图7b根据实施例的对使用光刻胶掩蔽方式和孔洞填充方式所获得的电极形状进行比较和对照；以及图8示出的是在本文中公开的MRAM实施例所形成的存储器阵列。具体实施例方式下面，详细讨论本专利技术各实施例的制造和使用。然而，应该理解，本专利技术提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅示出了制造和使用本专利技术的具体方式，而不用于限制本专利技术的范围。以特定概念公开了以下实施例，S卩，用于形成电磁隧道结(MTJ)单元的新方法。示出了制造实施例的中间阶段并且论述了实施例的多个变型。然而，也可以使用用于图案化其他结构的其他实施例。在所有各个视图和说明性的实施例中，类似的参考标号被用于表示类似的元件。首先参考图I-图6，示出了根据实施例形成MTJ器件的各个中间阶段。首先参考图1，示出了根据实施例的衬底102的部分，该部分具有形成在其上的、参考标号为104的电路。衬底102可以包括，例如，掺杂的或未掺杂的体硅或绝缘体上半导体(SOI)衬底的有源层。通常，SOI衬底包括形成在绝缘体层上的半导体材料层，诸如，硅。绝缘体层可以是，例如，埋置氧化物(BOX)层或氧化硅层。在衬底上 提供绝缘体层，通常是硅衬底或玻璃衬底。也可以使用其他衬底，诸如，多层衬底或渐变衬底(gradient substrate)。形成在衬底102上的电路104可以是适用于特定应用的任意类型的电路。在实施例中，电路104包括形成在衬底102上的电器件，一个或多个介电层位于该电器件上面。可以在介电层之间形成金属层，从而在电器件之间传送电信号。也可以在一个或多个介电层中形成电器件。例如，电路104可以包括多个互连在一起来执行一项或多项功能的N型金属氧化物半导体(NMOS)器件和/或P型金属氧化物半导体(PMOS)器件，诸如，晶体管、电容器、电阻器、二极管、光电二极管、熔丝等。这些功能可以包括存储器结构、处理结构、传感器、放大器、配电、输入/输出电路等等。例如，在半导体器件被形成为MRAM器件的实施例中，该电路可以包括控制电路和/或逻辑电路。本领域的普通技术人员将理解，以上实例被提供用于说明目的，仅用于进一步解释一些说明性实施例的应用方式并且不以任何方式限制本专利技术。可以使用其他适用于给定的应用方式的电路。图I还示出了层间介电(ILD)层108。可以由，例如，低K介电材料(诸如，硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、氟化硅酸盐玻璃(FSG)、SiOxCy、旋涂玻璃、旋涂聚合物、碳化硅材料、其化合物、其成分、其组合等等)通过本领域公知的任意适当方法(诸如，旋制、化学汽相沉积(CVD)以及等离子体增强CVD(PECVD))形成该ILD层108。还应该注思，ILD层108可以包括多个介电层。穿过ILD层108形成了本文档来自技高网...

【技术保护点】
一种形成集成电路的方法，所述方法包括：提供衬底，所述衬底具有形成在其上的底部电极层和磁隧道结(MTJ)堆叠层；形成覆盖着所述MTJ堆叠层的掩模层；在所述掩模层中形成开口，以暴露出所述MTJ堆叠层的一部分；在所述开口中形成顶部电极；以及使用所述顶部电极作为掩模来图案化所述MTJ堆叠层，从而形成MTJ堆叠件。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：黄韦翰，刘世昌，徐晨祐，宋福庭，蔡嘉雄，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：