具有金属栅极的半导体元件的制作方法技术

本发明专利技术公开一种具有金属栅极的半导体元件的制作方法，该制作方法首先提供基底，该基底上形成有至少一第一半导体元件。接下来于该第一半导体元件内形成第一栅极沟槽，随后于该第一栅极沟槽内形成第一功函数金属层。待于该第一栅极沟槽内形成该第一功函数金属层之后，对该第一功函数金属层进行分耦式等离子体氧化处理。

【技术实现步骤摘要】
具有金属栅极的半导体元件的制作方法
本专利技术涉及一种具有金属栅极的半导体元件及其制作方法，尤指一种实施后栅极(gatelast)工艺的具有金属栅极的半导体元件及其制作方法。
技术介绍
随着半导体元件尺寸持续微缩，传统方法中利用降低栅极介电层，例如降低二氧化硅层厚度，以达到最佳化目的的方法，面临到因电子的穿隧效应(tunnelingeffect)而导致漏电流过大的物理限制。为了有效延展逻辑元件的世代演进，高介电常数(highdielectricconstant，以下简称为high-k)材料因具有可有效降低物理极限厚度，并且在相同的等效氧化厚度(equivalentoxidethickness，EOT)下，有效降低漏电流并达成等效电容以控制沟道开关等优点，而被用以取代传统二氧化硅层或氮氧化硅层作为栅极介电层。而传统的栅极材料多晶硅则面临硼穿透(boronpenetration)效应，导致元件效能降低等问题；且多晶硅栅极还遭遇难以避免的耗层效应(depletioneffect)，使得等效的栅极介电层厚度增加、栅极电容值下降，进而导致元件驱动能力的衰退等困境。针对此问题，半导体业界更提出以本文档来自技高网...

【技术保护点】
一种具有金属栅极的半导体元件的制作方法，包括：提供基底，该基底上形成有至少一第一半导体元件；于该第一半导体元件内形成第一栅极沟槽；于该第一栅极沟槽内形成第一功函数金属层；以及对该第一功函数金属层进行分耦式等离子体氧化处理。

【技术特征摘要】
1.一种具有金属栅极的半导体元件的制作方法，包括：提供基底，该基底上形成有第一半导体元件和第二半导体元件；于该第一半导体元件内形成第一栅极沟槽，并于该第二半导体元件内形成第二栅极沟槽；于该第一栅极沟槽内形成具有p型导电型式的第一功函数金属层，并对该第一功函数金属层进行分耦式等离子体氧化(DPO)处理；以及于该第二栅极沟槽内形成具有n型导电型式的第二功函数金属层；并对该第二功函数金属层进行分耦式等离子体氮化(DPN)处理。2.如权利要求1所述的制作方法，其中该分耦式等离子体氧化处理具有一第一工艺温度，且该第一工艺温度小于400℃。3.如权利要求2所述的制作方法，其中该工艺温度介于室温与200℃之间。4.如权利要求1所述的制作方法，其中该分耦式等离子体氧化处理还包括通入氮气或氩气的步骤。5.如权利要求1所述的制作方法，其中该第一半导体元件为P型半导体元件。6.如...

【专利技术属性】
技术研发人员：王俞仁，孙德霖，赖思豪，陈柏均，林志勋，蔡哲男，林君玲，叶秋显，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：