成膜方法、包含该成膜方法的半导体装置的制造方法、成膜装置及半导体装置制造方法及图纸

本发明专利技术提供一种成膜方法、包含该成膜方法的半导体装置的制造方法、成膜装置、及半导体装置。半导体装置包括场效应晶体管、及具有柱状形状的电容器，其中，该半导体装置还包括：第1电极，其与上述场效应晶体管的杂质扩散区域电连接且具有柱状形状；电介质膜，其形成于上述第1电极的至少侧面上；第2电极，其形成于上述电介质膜上；支承膜，其由添加有硼的氮化硅膜形成，该支承膜沿与具有上述柱状形状的上述第1电极的长度方向相交叉的方向延伸，贯穿上述第2电极的至少一部分且将上述第1电极连结起来，利用该半导体装置能够解决本发明专利技术的问题。

【技术实现步骤摘要】

本专利技术涉及一种在半导体晶圆等基板上形成薄膜的成膜方法、包含该成膜方法的半导体装置的制造方法、成膜装置及半导体装置。
技术介绍
为了半导体存储元件的进一步的高集成化，一种具有能够减低电容器在晶圆表面上的占有面积并且充分地确保静电电量的柱状结构的存储单元引起关注。具体而言，该存储单元的电容器由具有柱状形状的下部电极、形成在该下部电极的侧面的电介质膜、及形成在该电介质膜之上的上部电极构成。通过利用柱状形状的下部电极的侧面，能够确保电容器的面积，因此，能够获得充分的静电电量。专利文献I :日本特开2010-153418号公报专利文献2 :日本特开2006-287194号公报为了高集成化的需要，上述柱状形状的下部电极以二维高密度林立的方式形成，因而，例如，下部电极具有直径大约为40nm、高度大约2000nm这样的较高的长径比。因此，在存储单元的制造过程中，可能发生下部电极倒坍这样的问题。为了防止这种情况，尝试设置支承膜，该支承膜与基板面平行地延伸，在多个下部电极的上端附近连接，用于支承下部电极。例如，在专利文献I中，公开了将由钌(Ru)形成的支柱型电极的上部连结起来的氮化硅膜。另一方面，本文档来自技高网...

【技术保护点】
一种成膜方法，其在成膜装置中进行，该成膜装置包括：反应管，其用于容纳用于对多个基板进行保持的基板保持部；第1气体供给部，其用于向上述反应管供给含有硅的第1原料气体，且具有用于对上述第1原料气体向上述反应管的供给和停止供给进行控制的第1开闭阀；第2气体供给部，其用于向上述反应管供给含有硼的第2原料气体，且具有用于对上述第2原料气体向上述反应管的供给和停止供给进行控制的第2开闭阀；第3气体供给部，其用于向上述反应管供给含有氮的第3原料气体，且具有用于对上述第3原料气体向上述反应管的供给和停止供给进行控制的第3开闭阀；第4开闭阀，其设于上述反应管和与该反应管连接的排气部之间，用于使上述反应管与上述排...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：铃木启介，门永健太郎，两角友一朗，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：