封装结构及其制法制造技术

一种封装结构及其制法，该封装结构包括置晶垫、迹线、电性接点、第一电镀层、第二电镀层、第三电镀层、半导体芯片、封装材料及防焊层，该迹线的厚度小于该电性接点的厚度，该第一电镀层形成于该迹线与该电性接点的一表面上，该第二电镀层形成于该电性接点与该置晶垫的另一表面上，该第三电镀层形成于该迹线的另一表面上，该半导体芯片设于该置晶垫上，该封装材料包覆该半导体芯片、第一电镀层、迹线的部分侧表面与电性接点的部分侧表面，该防焊层覆盖该第三电镀层、封装材料、迹线的部分侧表面与电性接点的部分侧表面。本发明专利技术除了可避免该迹线与电性接点的焊料桥接，还能够使该防焊层不易产生会导致爆米花效应的气泡。

【技术实现步骤摘要】

本专利技术有关于一种封装结构及其制法，尤指一种四方扁平无导脚的封装结构及其制法。
技术介绍
随着半导体封装技术的演进，除了传统打线式(wire bonding)半导体封装技术以外，目前的半导体封装结构已经发展出多种封装型态，例如四方扁平无导脚(Quad FlatNo-lead，简称QFN)半导体封装结构，其通过直接将半导体芯片接置于一导线架或承载板上并加以打线，再以封装材料包覆该半导体芯片与焊线，并于封装结构底部露出做为连接外部电子装置的电性接点。此种半导体封装结构能缩减整体体积并提升电性功能，遂成为一种封装的趋势。 请参阅图1A，现有四方扁平无导脚半导体封装结构的剖视图。如图所示，传统如第6，238，952,6, 306，685,6, 700，188、或7，060，535号美围专利所揭露的四方扁平无导脚半导体封装结构将其部分的线路层做为迹线(trace) 11，而另一部份的线路层做为电性接点(terminal) 12，然而，由于迹线11与电性接点12之间的距离通常很小，所以很容易发生焊料13桥接(solder bridge)的现象,而造成不良品的产生,如图IA左下或右下的迹线11与电性接点12的状况。为了避免上述焊料桥接的问题，遂有将防焊层形成于该迹线与电性接点之间的方式，如图IB的另一种现有四方扁平无导脚半导体封装结构的剖视图所示，但是由于迹线11与电性接点12之间的距离过小，在填入该防焊层14时容易有气泡15在其间产生，这些气泡15会在后续制程中导致爆米花效应(popcorn effect),进而严重影响整体良率。因此，如何避免上述现有技术中的种种问题，以使四方扁平无导脚半导体封装结构不易发生焊料桥接现象或爆米花效应，实已成为目前亟欲解决的课题。
技术实现思路
有鉴于上述现有技术的缺失，本专利技术的主要目的在于提供一种封装结构及其制法，以避免该迹线与电性接点的焊料桥接，并使该防焊层不易产生会导致爆米花效应的气泡。本专利技术所提供的封装结构包括置晶垫、多条迹线及多个电性接点，其各自具有相对的第一表面与第二表面，该置晶垫、迹线及电性接点于该第一表面彼此齐平，且该迹线的第二表面凹陷于该置晶垫及电性接点的第二表面；第一电镀层，形成于该迹线的第一表面与该电性接点的第一表面上；第二电镀层，形成于该电性接点的第二表面与该置晶垫的第二表面上；第三电镀层，形成于该迹线的第二表面上；半导体芯片，设于该置晶垫上，且电性连接至该第一电镀层；封装材料，包覆该半导体芯片、第一电镀层、迹线的部分侧表面与电性接点的部分侧表面；以及防焊层，由该第二表面侧覆盖该第三电镀层、封装材料、迹线的部分侧表面与电性接点的部分侧表面，且具有外露该第二电镀层的防焊层开孔。本专利技术还提供一种封装结构的制法，包括准备一具有相对的第一表面与第二表面的金属承载板，该金属承载板具有置晶垫，于该第一表面上形成第一阻层，该第一阻层具有外露部分该金属承载板的第一图案化开口区；移除该第一图案化开口区中的该金属承载板，而构成第一凹部，并定义出迹线凸部与电性接点凸部；移除该第一阻层；于该第二表面上形成第二阻层，该第二阻层具有外露部分该金属承载板的第二图案化开口区，该第二图案化开口区的位置对应该迹线凸部；移除该第二图案化开口区中的该金属承载板，而构成第二凹部；移除该第二阻层；于该迹线凸部与电性接点凸部的顶面上形成第一电镀层，并于该第二表面上形成对应该置晶垫与电性接点凸部的第二电镀层，且于该第二凹部中形成第三电镀层；于该置晶垫上设置一半导体芯片；将该半导体芯片电性连接至该第一电镀层；于该金属承载板上形成包覆该半导体芯片与第一电镀层的封装材料；从该第二表面移除未被该第二电镀层与该第三电镀层所覆盖的该金属承载板，而形成多条迹线与多个电性接点；从该第二表面的侧形成覆盖该第二电镀层、第三电镀层、封装材料与金属承载板的防焊层；以及移除部分该防焊层，以形成外露该第二电镀层的防焊层开孔。本专利技术还提供另一种封装结构的制法，包括准备一具有相对的第一表面与第二表面的金属承载板，该金属承载板具有置晶垫；从该第一表面侧移除部分该金属承载板，以构成第一凹部，并定义出迹线凸部与电性接点凸部；从该第二表面侧移除部分该金属承载 板，以构成第二凹部，该第二凹部的位置对应该迹线凸部；于该置晶垫上设置一半导体芯片；将该半导体芯片电性连接至该迹线凸部与电性接点凸部；于该金属承载板上形成包覆该半导体芯片、迹线凸部与电性接点凸部的封装材料；从该第二表面移除未对应该置晶垫、迹线凸部与电性接点凸部的该金属承载板，而形成多条迹线与多个电性接点；从该第二表面的侧形成覆盖该封装材料与金属承载板的防焊层；以及移除部分该防焊层，以形成外露该置晶垫与电性接点的防焊层开孔。由上可知，本专利技术的封装结构通过将迹线的厚度减少，以使得迹线与电性接点之间的距离增加，因此后续覆盖的防焊层较容易填满于迹线与电性接点之间，而不易有气泡广生，最终能达成不会焊料桥接与不会造成爆米花效应的双重优点，且良率也因而提闻。附图说明图IA为一种现有四方扁平无导脚半导体封装结构的剖视图；图IB为另一种现有四方扁平无导脚半导体封装结构的剖视图；以及图2A至图2K为本专利技术的封装结构及其制法的剖视图，其中，图2K’为图2K的另一实施例。主要组件符号说明11 迹线12 电性接点13 焊料14、30防焊层15气泡20 金属承载板20a 第一表面20b 第二表面20c 置晶垫201 置晶凹部202第一凹部203a迹线凸部203b电性接点凸部204第二凹部 205迹线206电性接点21第一阻层210第一图案化开口区22第二阻层220第二图案化开口区 23第一电镀层24第二电镀层 25第三电镀层26半导体芯片 26a作用面26b非作用面 27粘着层28焊线29封装材料300防焊层开孔。具体实施例方式以下通过特定的具体实施例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其它优点及功效。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本专利技术可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本专利技术所能产生的功效及所能达成的目的下，均应仍落在本专利技术所揭示的
技术实现思路
得能涵盖的范围内。同时，本说明书中所引用的如「上」、「顶」、「底」、「侧」及「一」等用语，也仅为便于叙述的明了，而非用以限定本专利技术可实施的范围，其相对关的改变或调整，在无实质变更
技术实现思路
下，也当视为本专利技术可实施的范畴。请参阅图2A至图2K，本专利技术的封装结构及其制法的剖视图，其中，图2K’为图2K的另一实施例。首先，如图2A所示，准备一具有相对的第一表面20a与第二表面20b的金属承载板20，该金属承载板20具有置晶垫20c，于该第一表面20a上形成第一阻层21，该第一阻层21具有外露部分该金属承载板20的第一图案化开口区210。如图2B所示，移除该第一图案化开口区210中的部分该金属承载板20，而构成第一凹部202以及该置晶垫20c上的置晶凹部201，并定义出迹线凸部203a与电性接点凸部203b ο如图2C所示，移除该第一阻层21。如图2D所示，于该第二表本文档来自技高网...

【技术保护点】
一种封装结构，包括：置晶垫、多条迹线及多个电性接点，其各自具有相对的第一表面与第二表面，该置晶垫、迹线及电性接点于该第一表面彼此齐平，且该迹线的第二表面凹陷于该置晶垫及电性接点的第二表面；第一电镀层，形成于该迹线的第一表面与该电性接点的第一表面上；第二电镀层，形成于该电性接点的第二表面与该置晶垫的第二表面上；第三电镀层，形成于该迹线的第二表面上；半导体芯片，设于该置晶垫上，且电性连接至该第一电镀层；封装材料，包覆该半导体芯片、第一电镀层、迹线的部分侧表面与电性接点的部分侧表面；以及防焊层，由该第二表面侧覆盖该第三电镀层、封装材料、迹线的部分侧表面与电性接点的部分侧表面，且具有外露该第二电镀层的防焊层开孔。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：林邦群，蔡岳颖，陈泳良，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：