芯片封装结构及其制作方法技术

一种芯片封装结构，包括导线架、芯片、焊线与封装胶体。导线架包括芯片座、引脚与绝缘层。芯片座具有第一上、下表面，且包括芯片接合部与周缘部。芯片座于周缘部形成介于第一上表面与下表面间的第二上表面。引脚配置于芯片座周围。各引脚具有顶面与第一底面，且包括悬臂部与外接部。引脚于悬臂部形成介于顶面与第一底面间的第二底面，悬臂部与外接部连接且自外接部朝芯片座延伸。绝缘层位于周缘部的第二上表面上且连接悬臂部与芯片座。芯片配置于芯片接合部上。焊线分别电性连接芯片至悬臂部。封装胶体覆盖芯片、焊线、绝缘层与导线架。

【技术实现步骤摘要】

本专利技术有关于一种半导体封装技术，且特别是有关于一种。
技术介绍
半导体封装技术包含有许多封装形态。随着芯片封装结构小型化以及薄化的趋势，发展出属于扁平封装系列的四方扁平无外引脚(quad flat no-lead, QFN)封装。在四方扁平无外引脚封装的工艺中，通常先将芯片配置于导线架中的芯片座上。然后，进行打线(wire bonding)工艺,使芯片通过多条焊线电性连接至导线架中的引脚。之后,通过封装胶体来覆盖芯片、焊线、与导线架。一般来说，上述的引脚包括悬臂部，以使封装胶体可填充于悬臂部下方，帮助封装胶体与引脚紧密接合(mold lock)，防止封装胶体与导线架剥离。然而，在上述的打线工艺中，引脚的悬臂部会因为下压力而上下晃动或变形，使得焊线无法有效地固接至引脚，因而容易自引脚脱落，造成电性接合不良或失效。此外，在封胶工艺中，引脚的悬臂部也容易因模流而偏移，导致引脚桥接及电性短路。
技术实现思路
本专利技术提供一种芯片封装结构，其在引脚与芯片座之间具有用以固接引脚的绝缘层。本专利技术另提供一种芯片封装结构的制作方法，其可避免引脚在进行打线工艺时产生晃动。本专利技术提出一种芯片封本文档来自技高网...

【技术保护点】
一种芯片封装结构，包括：一导线架，包括：一芯片座，具有一第一上表面与一下表面，且包括一芯片接合部与一周缘部，该芯片座于该周缘部形成介于该第一上表面与该下表面之间的一第二上表面；多个引脚，配置于该芯片座周围，各该引脚具有一顶面与一第一底面，且包括一悬臂部与一外接部，该引脚于该悬臂部形成介于该顶面与该第一底面之间的一第二底面，该悬臂部与该外接部连接且自该外接部朝该芯片座延伸；以及一绝缘层，位于该周缘部的该第二上表面上，且连接所述多个引脚的所述多个悬臂部与该芯片座；一芯片，配置于该芯片接合部上；多条焊线，分别电性连接该芯片至所述多个悬臂部；以及一封装胶体，覆盖该芯片、所述多个焊线、该绝缘层与该导线架...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：潘玉堂，周世文，
申请(专利权)人：南茂科技股份有限公司，
类型：发明
国别省市：